Здравствуйте!

В общем, все просто - есть модуль i2c_contr, его назначение - запись по i2c в АЦП и ЦАП-е регистры и затем их чтение во внутреннюю память (модуль RAM55B),
Выкладываю последний вариант в котором в железке стабильно работает запись в АЦП, остальное не работает..

В предыдущих вариациях иногда получал запись в ЦАП как требуется

Чтение не работало ни разу, приходит NACK(SDAT == 1) после отправки адреса устройства с 8-м битом в 1(READ),

прикладываю простенький тестбенч, для просмотра линий SCLK и SDAT надо смотреть внутренние sclk и sdat в i2c_contr,
отображающие их поведение на линии, в реальности они собираются в верхнем модуле как
assign sdat = sda_en ? sda_o : 1'bz,
sda_i = sdat;
assign sclk = scl_en ? scl_o : 1'bz,
scl_i = sclk;
(ибо open drain у третьего спартана нет)


подскажите где лажаю, вроде все делал по стандарту I2C и даташитам  src.rar ( 3.44 килобайт ) Кол-во скачиваний: 91

Для начала надо посмотреть аппликухи ксайлинкса. Там I2C рассмотрен подробно и даны исходники...
А потом рекомендую на входе клока поставить цифровой фильтр, чтобы убрать возможный дребезг из-за пологих фронтов.
Удачи!

В верхнем модуле клок clk для i2c_contr идет от входного пина ПЛИС по цеп-ке IBUFG -> DCM(x2) -> BUFG

аппликухи - это application? их на сайте ксайлинкса искать? Спасибо
UPS - нашел application I2C у хилых на сайте

И произошло чудо!

очень смешно , по делу лучше бы что-то подсказали

Если внешний резистор в наличии, open drain имитируется:
assign sdat = sda_en ? 1'b0 : 1'bz

так и делаю, есть внешние pull-up по 5КОм

Скажите, времянки то хоть правильные?

Диаграммы записи(работающая) при моделировании(на осциллографе то же, только с реальными фронтами) -


- и чтения(неработающая)

нет аккноледжа после передачи адреса устройства с 8-м битом в 1(чтение)

Частота SCL - 100 КГц(400КГц)

Для того, чтобы получить ACK, надо SDAT перевести в highZ. На диаграмме этого не видно.

так и есть, а в 1-ку SDAT притягивает pull-up, потому-что Slave аккноледжа не дает, и линию SCL при этом тоже не затягивает в низком состоянии(т.е. время ему для обработки больше не требуется)

Тогда вероятно у вас pullup неправильно смоделирован: он должен на диаграмме отображаться иначе, чем сильный сигнал.

Собираю sdat и sclk так -
assign sdat = sda_en & !sda_o ? 0 : 1'bz, //немного описался в первом посте - фактически sda_o всегда - 0, иначе переключение
sda_i = sdat; //линии sdat для установки в 1-ку пуллапом
assign sclk = scl_en ? scl_o : 1'bz,//scl_o всегда 0
scl_i = sclk;

Это все понятно, как pullup-то моделируется?

И еще - почему sda_i всегда единица?

на sda_i имитируется входное воздействие по линии sdat, пуллап притягивает ее к 1,

На sda_i ничего имитировать нельзя - он внутри UUT (unit under test), а все тестовые воздействия необходимо прикладывать извне UUT. И вы так и не сказали как у вас pullup симулируется.