ни разу не видел за идентифаем отсутствия захвата.

что касается джиттера, то я работаю на совсем небольшой частоте для этого дизайна. Референс ксилинс запускается на 400 Мгц с 4 кратным оверсемплингом.

имелось ввиду отсутсвие захвата на длл

что значит на небольшой частоте? от частоты джиттер не зависит

DCM работает у меня напрямую, синтезатор отключен. На входе и на выходе 96 мгц. Джиттер опорного генератора SG8002 200 пкс.


не понял Вашего вопроса про джиттер. Я имел в виду баланс джиттера схемы. У меня условие работоспосбности схемы - суммарный джиттер системы передачи данных - менее четверти периода несущей частоты.

Я думаю ето изначально неправильно плодить клоки . Если два синхронных клока то надо кодировать на более высокий клок и использовать клок енабле для F/2 circuitry - no waist of GBUF.

вот как раз хилые, если судить по докам, и рекомендуют плодить клоки %) Если разобраться то дело это выгодное, но более геморойное

Изначально это правильно хотябы с точки зрения потребления - так в АЗИКах и делают - другое дело в ПЛИС где клоковые деревья определены заранее особо не выпендришься

я когда то давно пытался - в самом начале - получилось както криво и глюкаво....Возможно тогда изза неопытности налепил ошибок. В итоге все свелось к тому что есть сейчас.

В последующих релизах клокирование будет переработано, развязано, и возможно будет использование асинхронных клоков и с отношением более чем 1:2

Ето комплексная проблема все зависит от архитектуры:
- если один клок то:
ISE т легче делать тиминг дривен ПАР и не надо пересекать клок домаины
быльше гибкости в вуборе ЛУТ т.к нет ограничения от клоковые деревьев

о все ето хорошо если количество используемых FF небольшое на F/2
JMO


Гнилое ето дело клоки смотреть чипскопом.
Если в схеме есть синхронные FF то вроде как должны они получать клок с GBUF.

Чтобы наверняка бул GBUF в схеме введите его instance в РТЛ и введите директиву
/* synthesis syn_black_box syn_noprune =1 */;
Проверьте все параметры на ДЦМ т.к на разные частоты они могут быть разными

Вот как раз на f/2 вся логика и живет, там фаноут у меня 3500 из 5000 возможных. Логично ведь, лишь требуещее полной скорости поселить на полную скорость, а фсе остальное перевести на максимально пониженную частоту, чтоб кристалл не греть и тока не переедать ?



папробую, пасиб.

[/quote]
У вас утилизация очень небольшая - так что если тиминг ошибок нет то все должно работать без проблем. Проверьте как вы передаёте сигналы между клоковыми доменами. Там желательно надо указывать где фалсе путь. Проверйте input/output timing report.

небольшая ? 94% по логике ето немного ? Все сейчас вроде работает. Между клоковыми доменами у меня все развязано асинхронными фифо, везде кроме места, где я пользую fx и fx/2. Тайминг репорт вроде ни на что не ругается.
В предыдущем проекте, когда роутер не понимал где фалсе путь, в тайминг репорте такой крик стоял - не разобраться с этим было невозможно)))

LUT v vashem reporte 26%

Проект состоит из 2 ПЛИС. К тому же скрины я делал с версии, урезанной на 2/3. Она глючила тогда также, как и полная версия.