Добрый день!
Проблема в следующем. Требуется реализовать CIC фильтр в 12 секций с децимацией, к примеру 10.
Решил сначала построить его на IP-ядре (CIC Compiler Core). Оказалось, что он может генерить фильтр с максимальным количеством секций 6.
А надо 12. Как быть?
Ладно, структура вроде бы не сложная, решил написать руками. Текст привожу далее. (К примеру, для 3х каскадов. ) Если кто сталкивался с написанием такого фильтра в коде, посмотрите, пожалуйста, нет ли ошибок.
И последее. Фильтр надо как-то отлаживать. Проверить результат. Также буду очень признателен, если кто-нибудь скажет как лучше проверить, что он работает.
Спасибо!


library IEEE;
use IEEE.STD_LOGIC_1164.all;
use IEEE.STD_LOGIC_SIGNED.all;
use IEEE.STD_LOGIC_ARITH.all;

entity hcic is
port(
CLK : in STD_LOGIC;
CLK10 : in STD_LOGIC;
din : in STD_LOGIC_VECTOR(15 downto 0);
dout : out STD_LOGIC_VECTOR(15 downto 0) );
end hcic;

architecture BEH of hcic is


signal i0,i1,i2,i3,tempI0,tempI1,tempI2:STD_LOGIC_VECTOR(21 downto 0);
signal c0,c1,c2,c3,tempC0,tempC1,tempC2:STD_LOGIC_VECTOR(21 downto 0);
signal clk_dec :STD_LOGIC;
--signal clcc:STD_LOGIC_VECTOR(4 downto 0);

begin

process (clk)
begin
if(clk'event and clk='1')then
if din(15)='0' then i0<="0000000"&din(14 downto 0); else i0<="1111111"&din(14 downto 0);end if;
dout<=c3(15 downto 0);

end if;
end process;


--process (clk)
-- begin
-- if(clk'event and clk='1')then
-- clcc<=clcc+1;
-- if clcc="10011" then clk_dec<='1'; else clk_dec<='0'; clcc<="00000";end if;
-- end if;
--end process;

process (clk)--INTERGRATED
begin
if(clk'event and clk='1')then
tempI0<=i0;
tempI1<=i1;
tempI2<=i2;
i1<=signed(tempI0)+signed(i0);
i2<=signed(tempI1)+signed(i1);
i3<=signed(tempI2)+signed(i2);

end if;
end process;


process (CLK10)--COMB
begin
if(CLK10'event and CLK10='1')then
tempC0<=i3;
tempC1<=c1;
tempC2<=c2;
c1<=signed (tempC0)-signed (i3);
c2<=signed (tempC1)-signed (c1);
c3<=signed (tempC2)-signed (c2);

end if;
end process;

--
--
----
--
end BEH;

В симулинк его запихиваете, ставите рядом такой же симулинковский и отлаживаете. Там и посмотрите правильно вы сделали или нет %)

Я думаю с помощью Matlab. Ставите референсный CIC, рядом - свой HDL код, подаете некий паттерн и сравниваете выходы.

Для начала подайте на вход дельта-импульс (в данном случае импульс большой амплитуды и длительностью в один период поступления входных данных) и сравните на выходе с импульсной характеристикой фильтра.

А я не знаю импульсной характеристики фильтра. Количество каскадов мне выдал матлаб. И дельта-функция в этом случае мне никак не поможет, это же не КИХ - там, да - все коэффициенты высвечиваются сразу. Но не в нашем случае с CIC. Спасибо!

12 секций это 12-го порядка чтоли !?? Если так, то это фантастика .

А вы не могли бы пояснить, в чём конкретно фантастичность задачи?
У нас следующая задача. Нужно сделать слудующий филтр: децимация 3, полоса пропускания 8 МГц, частота сэмплирования 100 МГц, затухание 110 Дб. Матлаб при расчёте фильтра с данными параметрами выдал 12 каскадов..

12 секций - это 12 секций. Альтера умеет генерить такие, так что никакой фантастики тут нет. Просто у Xilinx корка почему-то ограничена шестью секциями.

А есть люди, на форуме, которые CIC писали руками?

Я FIR писал, это сложнее.

Не то чтобы фантастично, но как то не очень оптимально. Неравномерность в полосе пропускания у Вас на выходе будет около 10 дБ и рост разрядности, если не использовать Hogenauer pruning, 20 бит.
Писать CIC фильтр с нуля, понимая как он работает, требуется ну полчаса максимум. Можно взять и сгенерировать код прямо в Matlab, но его придется немного ручками править.

Естественно, компенсационник на выходе CIC будет стоять..

нужно ли городить огород, может просто одним децимирующим FIR фильтром можно обойтись.

я FIR тоже писал аж 2 способами и сравнивал их с IP-шными - резулттаты совпадали. А вот с CIC столкнулся впервые.
Вроде, всё как в описании делаю. Сначала смещаю на нужное количетсво каскадов, всё суммирую, потом провожу понижение частоты, смещаю, вычитаю, выдаю.
Разница с матлабовской моделью небольшая, у них в реакции на дельту нет отрицательных значений. У меня же есть. А ядро вообще выдаёт полную лажу во всём разрядном диапазоне(

Почему бы просто не не сгенерировать код из матлаба и не посмотреть как он устроен. Можно еще автоматом модельку симулинковскую сгенерить, построенную из стандартных блоков. Если не знаете как это делается, то код генерится из объекта mfilt функцией generatehdl(), а модель - функцией realizemdl().