Здравствуйте ВСЕМ знатокам ПЛИС! Вынужден создать может и не совсем новую тему, но она для меня как для начинающего очееень важна, а в теме, которая называется "ПЛИС- вопросы-ответы" - полный игнор для фанатов Xilinx. Вопрос может быть и простой, но всёже: Есть у меня два адаптера для программирования- Parallel download cable III (с сайта xilinx.com) и SK-Xilinx-JTAG, есть и САПР ISE Xilinx 9.2, ну и естественно файл, который надо зашить в CPLD XC9572 с расширением .jed. Как этот файл всунуть в ПЛИС с помощью IMPACT и можно ли это сделать не создавая проекта, если уже имеется готовая прошивка без исходников?
На данный момент у меня происходит всё так: я создаю проект в общем всё как и требуется, делаю разводку выводов и симуляцию- всё ОК, получаю долгожданный файл .jed, но зашить я его могу только специальной програмкой, которая может шить только семейство XC9500(XL) (не помню как она называется, но это не встроенная утилита в ISE под названием IMPACT) - после прошивки устройство, которое я собрал работает как надо, но охото в обозримом будущем познакомиться и что-то сделать на SPARTANe или VIRTEXe.
Можно ли где-нибудь найти полное подетальное описание настройки IMPACT и работы с ней для прошивки ПЛИСин?, дело в том, что когда я пытаюсь это сделать в этой утилите, то в режиме Boundary Scan- IMPACT видит только адаптер, а микросхему нет, а в режиме SLAVE эта утилита не видит даже адаптера. И ещё: в режиме SLAVE можно загрузить .jed, но когда в появившемся списке выполняемых операций что-то пытаешься сделать, ответ один- ххххххх failed, а в режиме Boundary Scan вообще какие-то странные расширения файлов требуются и не понять откуда эти файлы взять.
Если что не так изъяснил, простите новичка.
Квалификация у меня пока такая: создавал проекты и прошивал уже всё семейство XC9500, кроме XC95216 и XC95288, всё, что делал- всё работает, но так как не знаю языков программирования, то все проекты выполнил со схемотехническим вводом.
Заранее спасибо за ответы. С уважением Корчагин Андрей.

Сообщение отредактировал atmicandr1 - Aug 19 2010, 06:18

Вам надо купить или качнуть книгу Валерия Зотова. Там подробно шаг за шагом все дела разжеваны для Ксайлинкса. Именно поэтому - "игнор", как Вы пишете. Потому что базар разводить смысла не имеет.

Этот игнор то между прочем потому, что kazus.ru там все фанатеют от Altera

Вот подробное описание...есть здесь http://www.xilinx.com/itp/xilinx4/pdf/docs/pac/pac.pdf
или здесь http://www.xilinx.com/itp/xilinx4/data/docs/pac/pac.html

Великолепная ссылка, жаль что не на нашем языке.

Привыкайте, что минимум 90% информации по FPGA будет на английском.

Сейчас кратко пробежался по описанию IMPACT по разделу 4-1 - 4-9, пока первая мысль которая возникла, дак это то, что верного решения для прошивки CPLD я могу добиться только на вкладке программы Boundary Scan, но также нашел там информацию про конвертацию файла с расширением SVF или STAPL файла- правильно ли я понял, что для того чтобы прошить XC9572 мне надо получить один из этих файлов? Блин, тогда нафига создается jed? Пардон за глупый возможно вопрос.

Ура! Заработало! С момента последнего своего поста сидел себе спокойно и переводил руководство пользователя с той ссылки, которую Вы мне дали, и опа дошло. Наконец то появилась долгожданная запись- Program Suceeded.
Прошу прощения у вас за дилетантские вопросы. С уважением Корчагин Андрей.

Нет. IMPACT шьет jed напрямую
jed содержит собственно прошивку CPLDки. SVF и STAPL файлы содержат готовую последовательность JTAG сигналов, которые загоняют эту прошивку (из jed) в CPLD. Нужны они для скармливания их сторонним тулзам, которые умеют работать с JTAG'ом

Тогда позвольте ещё вопросик: если у меня имеется только готовый файл jed (естественно это бывает часто, когда собираешь какую нибудь конструкцию автор которой не даёт файлы проекта), а больше нет никаких исходников, то можно ли его залить в микросхему?

Да. Включаешь режим Boundary Scan, твоей CPLD назначаешь jed файл (из контекстного меню у м/сх), и шьешь (либо через контекстное меню, либо через колонку с действиями слева)

Конечно IMPACT должен поддерживать CPLD которую собираешься шить