Здравствуйте.
Есть необходимость поверять эти FPGA,CPLD Xilinx&Altera вне устройства.
1. Какие есть коммерческие разработки (программаторы с комплектом плат-переходников) для этого.
2. Как я понимаю, здесь достаточно ByteBlaster и Xilinx Parallel Cable c всевозможными переходниками. Собрать ByteBlaster и Xilinx Parallel Cable проблем у меня нет (руки из нужного места ), но вот с САПРом для них не работал, да и вообще с FPGA,CPLD у меня пока пробел в самообразовании. Посему прошу направить меня на путь праведный во благо познания всех таинств сего неизведанного направления.

Александр
(EU1ME)

Сходите к Каршенбойм Иосифу на сайт у него хорошая статья о житаг тестировании
линк сожалению не помню

http://www.iosifk.narod.ru/, http://iosifk.narod.ru/articles.html. NIK на данном форуме iosifk.

Спасибо.
Посмотрел, почитал.
Как я понимаю, таким образом фактически тестируются только порты ввода/вывода, сами же вентили проверить вне завода-изготовителя правтически нереально.
Буду искать эту программу и пробовать.

Спасибо, господа читатели. Спасибо 4000-ому посетителю раздела статьи!!! Такого я даже представить не мог.
Да и могу немного добавить о тестировании.
Итак, что надо тестировать при помощи "граничного тестирования"?
Есть два вида тестирования:
внешнее и внутреннее.
При внешнем тестировании - extest, информация из сдвигового регистра через IO и, соответственно буфера IO, выдается наружу. таким образом проверяются буфера IO. В основном на то, что они припаяны.

Но есть еще команда внутреннего сканирования - intest. Это когда информация из сдвигового регистра подается внутрь микросхемы. Делается так: в микросхему загоняется тестовая прошивка и далее ей на вход подаются тесты. Считывается из нее информация и проверяется на правильность. я лично этим (intest) не занимался. но разницы большой тут нет.

Всех с наступившим старым новым годом.

Насколько я понял, ПЛИСы Altera intest не поддерживают, а как с этим дела у Xilinx?

Во внутренности кристалла ПЛИС можно залезть, используя метод внутрикристальной отладки. Подробно описывать времени сейчас нет. Поддержка в САПР Квартус - Signal Tap. У Ксайлинкс тоже есть, но точно не помню названия.

У Xilinx это называется ChipScope.

Посмотрите проект JTAG Toolkit на sourceforge.net

Кстати а вы не знаете есть ли у чипскопа возможность дампа в файл ? ака у техасовских процев ?
и вохмлжность залить информацию в ФПГА?

ну например нужно мне оттестить какой нибудь блок в ФПГА, который берет данные из памяти и в память же их ложит,
для этого нужно влить данные в память, и слить данные из нее. Если интерфесы у фпга еще не разработаны, а дебажиться нужно то житаг был бы очень кстати.

Есть ли чипскоповские корки и/или что нибудь для этого ?

На сколько я знаю, нет. Его основное назначение - выполнять функцию логического анализатора внутри кристалла ПЛИС.

Понятно, жалко что такой возможности нет, спасибо.