У меня есть отладочная платка для CyclonaIII, хотелось бы записать всё туда, но не получается.
Теперь по порядку. Написал модуль который собственно и является процем, который пока включает в себя ALU, PC, Аккумулятор и умеет обрабатывать всего 4 команды (работа с памятью и сложение)))). Выходного порта нет. Далее в файле более высокого уровня подключаю его к блокам памяти ram и rom(за оба блока взяты внутренние
блоки памяти плис) и сам clk. Итого у меня получается, что в файле верхнего уровня у меня имеется только пин для clk, а выходных пинов нет. Из-за этого компилятор квартуса выдает предупреждение:
Warning (15610): No output dependent on input pin "clk"
а Fitter разводит не полностью всю мою схему. Ну здесь вроде бы всё понятно, нужны зависимые от clk выходы. Для этой цели я подключаю выходные пины на интересующие цепи - на выход ram и rom памяти(чтоб в дальнейшем посмотреть их в SignalTap)). Далее для них назначаю ножки ПЛИС. Поcле этого Fitter выдает I/O Assignment: Missing drive strength and slew rate. И далее ничего не зашивается. JTAG выдает ошибку:
Error: Can't access JTAG chain
Error: Can't configure device. Expected JTAG ID code 0x010E15DE for device 1, but found JTAG ID code 0x00000000.
Error: Operation failed
И хрен его знает почему... Думал, может JTAG не работает, но другие файлы он прошивает без проблем...Может кто подскажет, в чем тут проблема, может кто сталкивался?
Заранее спасибо...

Сообщение отредактировал Fynjisx - Sep 9 2010, 08:53