скачал дома ALLEGRO PCB DESIGN GXL version 16.2.
В ALLEGRO нмкогда не работал, немного знаком только с VIEWER. Знаю как открыть слой, как найти компонент, как измерить расстояние. С рfзводкой плат знаком по другим программам (PCAD, ALTIUM). Помогите советами как сдвинуть компонент, как его rotate, как его FLIP на другую сторону платы, как делать Interactive Route, как корректировать уже разваденный проводник. как элспортировать netlist, как экспортировать gerbrt?
Это не диплом, это промышленное устройство для работы, в которое надо внести изменения!
http://electronix.ru/forum/style_emoticons...ault/crying.gif

По крайней мере порядок свойств в редакторе свойств можно изменить, подредактировав файл ...SPB_16.3\tools\capture\prefprop.txt, наверное и свой фильтр там тоже можно добавить...

Old1 спасибо - редактирование файла помогло,всё сейчас удобно расположено.

Здравствуйте уважаемые.Срочно требуется помощь:в Editor делаю place manuale из AD Entry CIS - выделяю
элемент,затем смотрю footprint - всё нормально,двухконтактный коннектор CON2.Делаю Shift+S,а в Editorе выри
совывается трёхконтактный коннектор и прога его не ставит - количество выводов не соответствует.Я проверил
footprint на него,проверил пути к файлам - всё нормально,но почему то Entry CIS показывает одно,а Editor сов
сем другое.Я и update part делал и footprint переобозначил-присвоил - всё бесполезно,вылазит CON3. Думал пу-
таница в файлах название футпринта из стандартной библиотеки совпадает с моим,но я переобозначил свой и
нетлист по новой сгенерил.Подскажите где я накосячил ?

Сгенерите "Symbol Library Path Report" и "Component report" сопоставте данные и возможно ситуация прояснится...

Здравствуйте Old 1 сгенерил я оба отчёта :Symbol Library Path Report :

Symbol Library Path Report SYM_NAME SYM_LIBRARY_PATH SYM_TYPE

J2 F:/Cadence/ZD50/symbols/j2.psm PACKAGE
J1 F:/Cadence/ZD50/symbols/j1.psm PACKAGE

Component Report :

J1 CON3_J1_CON3 CON3 J1 -90.8050 30.4800 270.000 NO
J2 CON4_J2_CON4 CON4 J2 66.7000 0.0000 180.000 YES
J3 CON3_J1_CON3 CON3 J1 -46.5000 -40.1000 180.000 YES
J4 CON2_J4_CON2 CON2 J4
У меня нет почему то J4-го нет вообще,хотя в property editor всё проставлено и присвоено:
PCB Foot - j3m, Reference j4, Value CON2, Room amph.

И футпринт нормальный - 2 контакта,а всё равно чего то не срастается.

Capture при генерации нетлиста какие-нибудь "ворнинги" касательно J4 выдает?

Old 1 - warning нет,чисто генерится и три отчёта касаемо j4 :
pstxprt/dat

PART_NAME
J4 'CON2_J3M_CON2':
ROOM='amph';
SECTION_NUMBER 1
'@ZD50.SCHEMATIC1(SCH_1):INS12534@CONNECTOR.CON2.NORMAL(CHIPS)':
C_PATH='@zd50.schematic1(sch_1):ins12534@connector.\con2.normal\(chips)',
P_PATH='@zd50.schematic1(sch_1):page2_ins12534@connector.\con2.normal\(chips)',
ROOM='amph',
PRIM_FILE='.\pstchip.dat',
SECTION='';

pstchip.dat
primitive 'CON2_J3M_CON2';
pin
'1':
PIN_NUMBER='(1)';
PINUSE='UNSPEC';
'2':
PIN_NUMBER='(2)';
PINUSE='UNSPEC';
end_pin;
body
PART_NAME='CON2';
JEDEC_TYPE='j3m';
VALUE='CON2';
end_body;
end_primitive;

pstxnet.dat NODE_NAME J4 2
'@ZD50.SCHEMATIC1(SCH_1):INS12534@CONNECTOR.CON2.NORMAL(CHIPS)':
'2':;
NODE_NAME J4 1
'@ZD50.SCHEMATIC1(SCH_1):INS12534@CONNECTOR.CON2.NORMAL(CHIPS)':
'1':;
о выводе 3 не упоминается


на схеме в CIS j3=CON3,j4=CON2,а в PCB Editor футпринт j3=CON2 потом я буковку добавил,стало j3m,но всё равно в редакторе вылазит CON3,хотя CIS показывает правильный футпринт j4=j3=j3m=CON2 где первое обозначение ( j4 ) это обозначение на схеме.

Стало сложно отследить проблему, Вы после того как выложили отчеты из аллегро внесли изменения в нетлист... к тому же ситуация осложняется тем что некоторые имена футпринтов идентичны позиционным обозначениям...
но попробуйте:
- футпринты разъемов (по крайней мере psm-файлы и pad -файлы) закинуть в папку allegro с проектом, предварительно удалив находящиеся в ней футпринты (если они там есть);
- сгенерите по новой нетлист, убедившись что элементам на схеме присвоены футпринты с именами соответсвующими футпринтам в папке allegro;
- втяните нетлист в аллегро. Если у Вас где-то все-таки дублируются имена футпринтов, то эта проблема в данном случае должна отпасть, потому что аллегра тянет футпринты в первую очередь из папки с проектом...

Old 1 спасибо за помощь."А ларчик просто открывался"- тут я сам ступил.Сделав частичную расстановку
,я сделал копию проекта с другим названием Save as - и дальше работал только с копией,а нетлисты генерил для первоначального варианта,возможно поэтому не видел изменений.Хотя первоначальный вариант давал такую же ошибку( может из за совпадения имён)сейчас я переименовал футпринт и снова нетлист сгенерил и открыл первоначальный вариант - всё нормально.Ещё раз спасибо.

Здравствуйте уважаемые.Пара вопросов появилась :
1)Возможно ли в PCB Editor разместить на проводнике pad (типа jamper,но на одном слое) ?
2)Читал форум,пытался вращать группу элементов с разводкой - не вышло,вращаются каждый вокруг
своих центров.Делал как писали: выделение элементов-ПКМ "Add to group"-super filter "Group"-spin\rotate. Это в выпадающем меню,пробовал и Edit - spin - результат аналогичный (группу называл TEMP).

1)правильно ли я понял? на проводнике разместить контактныю площадку без отверстия в одном слое? если так то создайте пад нужной конфигурации, определите его как via в constraint manager-e и размещайте где нужно как via...
2)при активной команде, на закладке options , выберите point - user pick...

Old 1 спасибо большое.Я себе из Ваших ответов (касаемо 16.3 версии) FAQ небольшой изладил. По
скольку в буржуйском я не силён,много времени уходит на поиск в хелпе,а тут файл "под носом"
удобно.

Здравствуйте уважаемые,появился вопрос : каким образом можно в PCB Editor 16.3 создать два или четыре проводника,
которые имели бы РАВНОЕ И МИНИМАЛЬНОЕ сопротивление ?Это касается цепей питания.То есть проводники должны быть максимально широкими и с одинаковым (желательно ) сопротивлением.Для Constraint Manager нужны конкретные цыфры,а их нет.С помощью split planes не факт,что получишь равные сопротивления (потому что вручную разделение
planes задаётся,anti-etch subclass ).Возможно ли вообще это сделать на одном слое?

Уважаемые коллеги ))

до недавнего времени я работал с orcad 15.7
Ну вот тут решил перейти на allegro spb16.5 )) незнаю не пожалею ли ))

Программу установил, вроде бы все удачно, но у меня проблема в том что между design cis и pcb editor нету связи.
В версии до етого если я выбирал какой либо part в layout то в схеме capture выделялся, а сейчас нет ((
И вообще через какой механизм происходит передача данных между design cis и pcb editor

я редко делаю платы, но нет нет приходится хотелось бы понять что и как ))

Если нужно из PCB Editor-a В Capture, то в PCB Editor-е нужно
применить команду highlight или assign color к тому объекту, который хотите
подсветить В Capture (symbol, net, pin), при этом в Capture должна стоять галка
Enable Intertool Communication...