Вы для начала определитесь где вы будете покупать такие АЦП и ЦАПы - они попадают под ограничения экспорта (в США), и просто так их вам не продадут

2 syoma
когда то давно решал что-то подобное, но не с такими жёсткими требованиями. Так был какой то дискретный цифровой компарер который давал где то ~10нс задержки для результата сравнения, но у вас ещё задержка на цифрование аналога где то выйдет ~5-10нс (если денег не жалко и достать сможете).. так что в принципе думаю реально, но намучаетесь сильно

На счёт шустрого компарера, там его тоже как то мутили

вот именно, у вас только 8нс уйдут на то что бы просто заташить и выташить сигнал из ПЛИС. это не считая задержки обработки внутри. Искать АЦП/ЦАП уже бессмысленно. Ищите хорошего аналоговика или снижайте требования.



?? сильно сомневаюсь что за 10 нс он успеет оцифровать, затащить в плис, сделать обработку, вытащить из плиса, перевести в аналог. Даже если будет ну очень сильно мучатся.

Мне для начала нужно определиться, какие АЦП и ЦАПы мне нужны. А потом я их куплю, не беспокойтесь.


Хорошо, давайте снижать. 20-30нс достаточно? Или в какое время можно уложиться и с чем?

ИМХО 0,5 - 1мкс в зависимости от обработки.

Из любопытства провел эксперимент - 8-ми со входа умножается на 8-ми битовый регистр и старшие 8 бит результата асинхронно выдаются наружу. Задержки констрейнил от ножки до ножки.
На счет альтеры не уверен - редко quartus беру в руки, но в цифры ожидаемые.


Для окончательного решения нужно знать функцию, поработать над её оптимизацией исходя из архитектуры тех или иных частей конкретных микросхем.
На первый взгляд аппаратные умножители вещь полезная, но от входных ножек до них довольно далеко - в разы больше, чем задержка на входах-выходах.
Если функцию возможно реализовать на LUT-ах совсем рядом с ножками, да еще ножки аккуратно разместить, то можно мечтать о 5nS.
О синхронной схеме на частоте ~400MHz тоже можно думать, но задержка возрастет.
А так придется использовать коды грея или аналогичные приемы, что может сделать невыгодным применение DSP-блоков.
Все же мне представляется синхронной только часть, которая принимает уставки.

угу, а функция это какая нить фильтрация + пороговые схемы + петлевые фильтры %)

2 des00
Я про компарер на дискретке, плису в таком случае нужно заюзать для выдачи значения на этот компарер и получения собствено его по оптике. Но это естевтенно чистый компарер, без функции от результатов сравнения..

Интересна только та её часть, которая определяет зависимость текущего выхода от текущего значения входа, чуть менее от прошлого, еще менее от позапрошлого...

с точки зрения задержки замкнутой цепи управления должны быть интересны все цепи, а не только те, что определяют текущий отчет.

Нет.
Пока такое планирую - один канал - сложение входного сигнала с уставкой + умножение на константу.
второй канал - сложение входного сигнала с уставкой + интегрирование + умножение.
В конце 2 канала складываются и подаются на выход.
Только к этим вещам предъявляются такие требования. Остальное намного медленнее будет. Уставка будет генерироваться в ПЛИС из таблицы, которая будет расчитана до того.

Я тоже так думал. Но гонки будут..

0.5 - 1мкс.

Не согласен. С точки зрения художественного выпиливания напильником по fpga эти цепи влияют только на fanout и ресурсы разводки входных сигналов, чем портят жизнь тем, кто определяет выход текущего отсчета.


Потянет тактов на 6-7 на предельной частоте DSP-блоков.
Как программист думаю, что сложить, умножить и даже интегрировать можно какими-нибудь операционными усилителями, а параметры на них подавать из FPGA через ЦАП с любой конвейеризацией.

Чего то у меня так не выходит. Я без DSP блоков только на логике смоделировал свою схему. Все сигналы 8-и битные. Интегратор 10-ти битный. Все за 1 такт. На спартане 3-ем выходит 10.8нс на все до буферов. То есть к этому нужно еще 7нс прибавить на задержки IO. Получается 20нс для FPGA достаточно на вычисления. Или я что-то не то посчитал?

Аналогово делать. Вспоминать, что операционный усилитель- именно операционный. Что-то сверхбыстрое, current mode full dif применить. Мат-операции- на ADL5391 - практически без альтернативы. А коэффициенты пересчета задавать токами с внешних ЦАПов- получится достаточно гибко.