Послушался знакомого и воспользовался преобразователем уровня без контроля за направлением. Вроде - удобная штука. Но...

Значит так - имеем Cyclone 3 (EP3C25), который должен формировать системную шину 5-вольтовую. Частота шины - 5 МГц. Длина - около 50 см (проводники на кросс-плате). В качестве преобразователей уровня стоят ADG3308.

Проблема в том, что как-то странно ведут себя преобразователи. По цепям, по которым FPGA должна выдавать фиксированные уровни, идет какая-то хрень, напоминающая возбуждение (частота порядка 50МГц). Выходные цепи FPGA программировали и как LVTTL и как LVCMOS - результат одинаковый. На выходе тупо (в проекте) заводим лог 1 на выход. Фактически - на ногах преобразователя со стороны ПЛИС - частота. Со стороны шины - шум, близкий к частоте.

Показательной является цепь сброса (кнопка с заземленной средней точкой и заведенными на лпату оставшимися двумя контактами. На плате - на входе преобразователя - стоят подтягивающие резисторы (1К) к 5В и конденсаторы(0.15мкФ). При нажатии на кнопку - уровень на выходе преобразователя падает в 0. При отпускании - уровень поднимается до 2.5, какое-то время шумит там (10-30сек) и дальше поднимается до 5В. Чудеса какие-то.

Кто знает, как надо правильно себя вести с этими ADG3308 и возможно ли вообще их победить?

Поиск ничего не дал.. Только замечания, что проблема есть и народ уходит на другие преобразователи.. К сожалению, сейчас переход не светит - тока-тока принесли новенькую плату - и очень хочется ее оживить.. А вешать преобразователи другой фирмы на 12-слойную плату - как-то не видеться возможным

Скорее всего у вас шина звенит, а преобразователь этот звон усиливает. Поставьте в буферах ПЛИС минимальный ток для начала.

эту тему читали?
http://electronix.ru/forum/index.php?showtopic=77362

Попробовал - тот же эффект. Да, в принципе, и не понятно, как состояние внутренней шины может влиять на состояние внешней.
Ведь на линии выдаются константы (пока).

Проводил эксперимент - на провод BusEnable заводил частоту (что-то около 100 Гц) - возбуждения не наблюдалось. А вот при постоянном разрешении внешняя шина (по отношению к шиннику) начинает шуметь и переключать шинник туда-сюда. И что с этим делать?


Спасибо - прочитал..
Ну - во-первых, с резистором почти понятно, хотя звон при переключении все равно необъясним.
А во-вторых - на счет типа нагрузки - у меня в качестве потребителей используются как TTL, так и CMOS устройства. И как быть в этом случае? Менять на MAX?

Опять же - работа на длинную линию.. Может - в этом дело? И спасет ли MAX от этого? Ведь статический уровень со стороны FPGA все равно вырождается в звон.

Нужно, чтобы нагрузка, подключенная к выходам преобразователя, была небольшой (высокоомной). Если из-за делителя (из резистора в преобразователе и нагрузки) выходное напряжение после преобразователя упадет ниже Vcc - 0.3V, преобразователь не будет понимать эти уровни по входу, как 1. То же происходит и с уровнем 0.
В-общем, на ТТЛ может и не заработает.
А на кнопке - попробуйте подтягивающие резисторы по 100 Ом, например. А конденсаторы отпаяйте.
P.S. все, что пишу - только теоретические рассуждения, практически - не сталкивался.

Хех.. Не поможет мне макс.. У меня же 3308.. А не 3304..


Можно тут по-подробнее? Скажем - нагрузка типа 1533АП6. Входной ток '0' - не более 100мкА, входной ток '1' - не более 20 мкА. Плюс - индуктивность и емкость шины. И все это дело мы подключаем на выход 3308. На вход 3308 подан статический лог 1 в стандарте LVCMOS с низким выходным током (с FPGA Cyclone). В итоге - получается на обоих ногах 3308 ( с обоих сторон) присутствует генерация с частотой около 50 МГц. Т.е. и на выходной ноге FPGA с этой же частотой происходит сталкивание уровня 0 с 3308 и высокого собственного уровня. 3308 оказывается сильнее...

Подаем с ПЛИС лог. ноль на АП6. C АП6 течет входной ток 0.1 mA, на 6 kOhm внутри ADG падает 0.6 V. Таким образом, на входе ADG, подключенном к ПЛИС АП, уже не 0 V, а, как минимум, 0.6 V. Добавьте выходное напряжение нуля ПЛИС. Этот уровень уже не должен восприниматься ADG, как нуль.
upd. Зачеркнутое - лишнее, оно здесь никак не участвует. Увлекся

Можно попробовать запараллелить парочку каналов трансляторов. Тогда выходное сопротивление станет 3 кОм. Вдруг да поможет. Тогда просто напаяете на каждую ADG3308 еще по одной такой же.

Сам столкнулся 2 недели назад с проблемой с этими м/с. Когда выходы разорваны ведет себя правильно. Когда линия длинная после любого фронта начинает генерировать на частоте около 60 МГц. Вращениями шлейфа (изменения индктивности линии) частота смещается. Генерация очень устойчивая, практически невозможно ее прекратить.
Пока что эксперименты с подгрузкой линии резисторами и конденсаторами не увенчались успехом.
Пока единственный вариант вижу - найти нечто в похожем корпусе.

Буду благодарен за любые подсказки.

2 murmel1
А что подключено к другому концу шлейфа?

А какое напряжение со стороны Cyclone 3 (EP3C25). И нет ли возможности его изменить. При работе с МАХ3002 мы сталкивались с некорректной работой этих преобразователей и выяснили, что у них есть "любимые" уровни для преобразования. Наши эксперементы описаны в http://electronix.ru/forum/index.php?showtopic=59698

Судя по всему - было глупостью с моей стороны использовать в качестве мастера шины автоматы. Ни к чему это. Бо формирователь шины не должен зависеть от состояния этой шины. Ибо любая помеха будет приводить к непредсказуемому поведению шинника.

В общем - приговор однозначный (почти)... Присматриваемся к SN741VCC3245A (или - более "старый" вариант - SN74LVC4245A).

Помеха как пришла, так и уйдет.
Я думаю, главная и единственная проблема - иметь высокоомные входы устройств, подключенных к выводам транслятора уровней.

думаю - не только в этом дело.. Ведь тот сигнал, который я пытался удержать в лог "1", не был нагружен вообще ни на что.. Т.е. в шкафу кроме главного проца не было потребителей (это была одна из попыток решить вопрос с возбуждением). Т.е. нагрузкой шинника являлась только длинная линия. Но - без резисторов в конце.

А помеха.. Если в процессе работы вдруг перевернется канал шинника, управляющий, скажем, записью и вместо чтения что-то сотрется - это не такая уж безобидная штука..

Так что - ИМХО, вывод в том, что мастер должен быть мастером во всех отношениях.

Я давал парочку советов. Попробуйте. Интересно ведь.

Про "1", расскажите еще раз. Была ПЛИС, процессор, и между ними ADG? А со стороны процессора какая нагрузка была для ADG? И со стороны ПЛИС?