Столкнулся с такой проблемой - не работат команда plan spatial .

При вызове появляется окошко Plan Progress and Control, проходит пару раундов трассировки, я даже вижу что развелись все цепи. А потом все сбрасывается и трассировка останавливается. В логе не пишется ничего, кроме успешного запуска.



В начале я думал что проблема в constrain, проверил возможность трассировки вручную - проводник выводится, зазоры не мешают. Свойства fixed на компоненты не установлены, supress padstack тоже не включен.
Потом попробовал выполнить команду Plan All - часть проводников на плате трассироваться начала. Но при попытке сделать трассировку этих же проводников отдельно, командой spatial, ничего не происходит.

Потом я решил попробовать сделать Plan Topological, который рекомендуется делать после Spatial Planning. И произошло чудо - трассировка началась. Если после этого трассировку остановить, то дальше команда spatial начинает работать!!!!

После этого подумал - глюк в моем текущем проекте. Открыл более старый, в котором все работало как надо, результат то же - spatial не работает. В старом проекте я работал в версии 16.3 hotfix 6 (точно не скажу), а сейчас hotfix 18. Выходит cadence что-то сломал в pcb editor?

Вчера восстановил систему из бэкапа с cadence 16.3 hotfix 6. Все работает как надо.
У кого есть возможность, проверьте как работает в последних hotfix 20 и 21.

Прошу прощения за вопрос не по теме. У Вас на скриншоте нарисованы каналы для прокладки межсоединений (толстые линии). Как их рисовать и как добавлять сигналы, которые должны через них идти?

Ищите в хелпе или сразу главу
Там прекрасно, в картинках все описано.
З.Ы для IFP нужна лицензия GXL

...которая на самом деле стоит НЕМЕРЯНЫХ денег Поэтому официально ее имеют всего несколько фирм в мире. А написано GRE было по заказу IBM.

Ну, мы же, бедные студенты, используем только для изучения и просмотра А вот когда рак на горе свистнет делать плату будем...

Интересно, а после того как проект уже разведен, можно ли установить, что он вообще разводился с использованием таких фич? Если, его потом открыть в простенькой конфигурации, и снова из нее сохранить?

Я вот заметил, что в OrCAD PCB Designer в CM нет поддержки Constraint regions, они уже где-то в Аллегро есть. Ну и соответственно, они игнорируются, что приводит к куче ошибок в той зоне, где они были (конкретно я пробовал делать зоны под BGA, чтобы там автоматически проводники потоньше были и между via пролезали). Но при этом можно подправить глобальные ограничения и ошибки пропадут. То есть, некоторые фичи более сложных конфигураций ускоряют работу, но та же работа может быть сделана и вручную, так что, глядя на готовый проект, довольно трудно установить, были они задействованы или нет.

Насколько я заметил, констрейны определенные в высшей версии никуда не деваются при любом количестве сохранений в младшей. Они не доступны для редактирования, по ним не работает DRC, но в файле они остаются. И это легко увидеть если открыть плату в Free Physical Viewer - в нем можно просмотреть и проверить все констрейны определенные в проекте.
Особенно неприятно, когда такие констрейны остаются в проекте взятом со стороны и сделанном в более высокой версии, чем та, в которой он будет переделываться. От них даже избавиться не получается

Ну да, правильно, я тоже такое заметил. Но можно эти ограничения удалить потом в высшей версии, когда трассировка уже сделана. Это я к тому, что вот "бедные студенты" наразводят проект с такими фичами, которые стоят немереных денег, а потом сохранят в таком виде, будто все ручками сделано в Basic (утрирую немного, но суть именно в этом). Попробуй потом докажи, что они фичами пользовались...

Ну если все полностью "подчистят", то будет выглядеть как будто в Basic сделано. Но это нужно во-первых точно знать разницу между версиями, во-вторых действительно тщательно зачищать. Причем меняя констрейны таким образом, чтобы не возникали новые ошибки. А учитывая, что работающие в старших версиях обычно не знают как оно в младших выглядит, оставить компрометирующие настройки ой как просто В общем неблагодарное дело...