реклама на сайте
подробности

 
 
 
Reply to this topicStart new topic
> С какой макс. скоростью можно передавть данные по интерфейсу SPI?
FLTI
сообщение Feb 8 2006, 18:04
Сообщение #1


Местный
***

Группа: Свой
Сообщений: 399
Регистрация: 8-06-05
Пользователь №: 5 832



С какой макс. скоростью можно передавть данные по интерфейсу SPI, если Clk=30 МГц?
Если соединены всего 2 устройства, один из которых Master, а другой Slave, то можно ли не использовать сигнал CS ?

P.S. Нет ли на нашем FTP описания по SPI?
Go to the top of the page
 
+Quote Post
rezident
сообщение Feb 8 2006, 23:51
Сообщение #2


Гуру
******

Группа: Свой
Сообщений: 10 920
Регистрация: 5-04-05
Пользователь №: 3 882



Поскольку вопросы общие, то и ответы общие
1. если имеется в виду тактовый сигнал SPI (SCK), то очевидно 30МБит/с. Потому, что SPI это синхронный интерфейс.
2. можно, если slave это допускает. Обычно после установки CS вначале от master к slave передается команда (ы), а затем уже идет обмен данными.
Если бы вы немного конкретизировали свои вопросы, то и ответы можно было бы дать точнее.
Go to the top of the page
 
+Quote Post
psL
сообщение Feb 9 2006, 04:31
Сообщение #3


Знающий
****

Группа: Свой
Сообщений: 526
Регистрация: 5-08-05
Пользователь №: 7 390



SPI как правило сбрасывается срезом CS . Так что один раз выдать CS все же нужно, хотя это зависит от конкретного железа.

Скорость на практике будет определяеться скоростью обработки принятого символа, которая зависит от конкретного железа. Поэтому, если мастер не имеет буфера или режима DMA для SPI то задирать частоту Clk=30 МГц скорее всего не имеет смысла.

Конкретизируйте вопрос. Если в качестве мастера - микроконтроллер, то лучше в соответствующей ветке форума.
Быстрее ответ получите.
Go to the top of the page
 
+Quote Post
FLTI
сообщение Feb 9 2006, 06:54
Сообщение #4


Местный
***

Группа: Свой
Сообщений: 399
Регистрация: 8-06-05
Пользователь №: 5 832



В качестве мастера и слейва - ядра SPI внутри двух соответствующих ПЛИС.
Буфера для этого в обоих ПЛИС будут.

Слышал, что максимум - до 40Мбит/с. Это правда?
Go to the top of the page
 
+Quote Post
-Al-
сообщение Feb 10 2006, 08:04
Сообщение #5


Местный
***

Группа: Свой
Сообщений: 330
Регистрация: 10-06-05
Из: Россия, Москва
Пользователь №: 5 894



Цитата(FLTI @ Feb 9 2006, 09:54) *
В качестве мастера и слейва - ядра SPI внутри двух соответствующих ПЛИС.
Буфера для этого в обоих ПЛИС будут.

Слышал, что максимум - до 40Мбит/с. Это правда?

Если при такте в 30МГц, то это ложь =) Хотя если задрать тактовую до 40МГц, то ПЛИС может и справится...

Сообщение отредактировал -Al- - Feb 10 2006, 08:05
Go to the top of the page
 
+Quote Post
psL
сообщение Feb 10 2006, 18:19
Сообщение #6


Знающий
****

Группа: Свой
Сообщений: 526
Регистрация: 5-08-05
Пользователь №: 7 390



FLTI, В SPI принимаемые/передаваемые данные защелкиваются фронтом/срезом или их комбинацией, поэтому всякие фазовые сдвиги сигналов MOSI, MISO, CLK, паразитные выбросы на шине будут приводить к ошибкам.
На 30МГц это будет напрямую зависеть от топологии ПП, которую, чтобы ответить на Ваш вопрос, нужно промоделировать (например в HyperLynx).
Также, возможно линии придется согласовывать...

Если это возможно - используйте лучше диф. передачу, например LVDS.
Go to the top of the page
 
+Quote Post

Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 1st August 2025 - 18:39
Рейтинг@Mail.ru


Страница сгенерированна за 0.01396 секунд с 7
ELECTRONIX ©2004-2016