7) А наносят ли диэлектрики испарением в вакууме?
Температура кипения диэлектриков при околонулевом давлении хоть и выше используемых металлов (Al ~600, Ag/Au ~1000), но не выглядит фатальной (~1700C для SiO2)...
Понятно что какие-нибуть 10-20нм равно проще и надежнее вырастить из кремния, а вот 0.1-1um....

Постепенно вопрос проясняется:
золото с кремнием образует противные интерметаллические соединения уже при 300C, да и травить тяжко :-)
серебро - как и медь опасный источник загрязнений в кремнии, не держиться за SiO2. Но в отличии от меди возможно плазменное травление в CF4.

7) Неужели RC константа такое влияние на производительность оказывает?
Как затворы из поликремния - так никто нос не воротил, несмотря на сопротивление.
А тут лишние пара микро/миллиомм (по сравнению с алюминием) и уже трагедия :-)

По электромиграции - да, бесспорный выигрыш есть.

8) Какие вообще подзатворные диэлектрики используются, кроме SiO2?
А то уж больно муторно его выращивать...



Очень долго бился головой об гугол, но так и не нашел рабочую версию :-(

9) Кто может провести платный урок по workflow разработки ИС в Москве? :-)

Хочу чтобы показали следующий процесс: Берем простейшее устройство в VHDL (например a=a+45 по тактовому сигналу, а на выход), и доводим его до масок на самом популярном наборе софта.

По идее тут не слишком долго должно быть. Безусловно можно разобраться самостоятельно, но иногда лучше 1 раз увидеть :-)

На самом популярном - это, наверное, Synopsys. В России их представляет Alt-S (alt-s.ru).
Насчёт Cadence не знаю, вроде бы у них сейчас нет поддержки в России.

Меня не официальные курсы и поддержка интересуют, а посмотреть на систему в работе с человеком, который с ней работает, чтобы было определенное представление для дальнейших раскопок.

BarsMonster могу предложить учебные материалы в духе лабораторных работ, прочитал сделал, ни чего сложного. только определитесь с софтом: synopsys or cadence?

В таком случае буду смотреть обе, а там видно будет что лучше пойдет :-)

Для начала могу предложить книгу Digital VLSI Chip Design with Cadence and Synopsys CAD Tools. В ней более менее достоверно описан типичный маршрут проектирования с примерами. Правда не уверен, что все пойдет как по маслу. Самый сложный квест найти нужный софт(естественно все под линуксом). Cadence IC5.033 - моделирование, редактор для ручного ввода схем, редактор для рисования топологии.
Cadence soc Encounter - RTL в GDSII. Synopsys Design Compiler RTL to Gate синтез.
h__p://uploading.com/files/264252cm/DigitalVLSIChipDesign.rar/

10) Насколько верно то, что от утоньшения техпроцесса главный бонус в смысле скорости - уменьшение длины канала транзисторов.
И например если трензистор 1um x 1um но затвор 50нм, то работать будет как в "лучших домах", и даже лучше, т.к. чем чем больше ширина перехода тем меньше RC-задержка?

http://narod.ru/disk/3426611001/MT302.rar.html

А книга на паблике есть?

Спасибо, надежно припрятал, чтобы больше не терялось )
Жаль однако что в 64-х битной винде не работает, о времена... )

Как человеку имевшему в конце 80-х некоторое отношение к теме - тоже очень интересно, как и вообще
описание всей современной технологической цепочки в компактном виде (можно на английском)

Сообщение отредактировал sherr - Feb 1 2011, 17:56

На edaboard послали в ieee.
Там же затронута чертовски интересная тема о том, как именно плохеет транзисторам в присутствии загрязнений, вот если бы книгу по этому найти....