Ситуация:
футпринт - SOP корпус с 6ю выводами
УГО - транзистор , 3 вывода.

Затвор подвязан к 3 физическому выводу, Исток к 4-му
Соответственно Сток - к 1,2,5,6 физическим выводам.

Вопрос. Как в Part Developer подвязать к логическому пину D (Сток) подвязать 4 физических пина ?

Сообщение отредактировал xCooLLer - Jan 18 2011, 06:55

Сделайте вектор (шину)

Попробовал использовать vector pin.
При проверке в схемном редакторе выскакивает ошибка.
Подсоединяю данный вывод транзистора , например, к резистору.
Ошибка: Signal connected to pin has incorrect width



Мне кажется,что вариант с Vector pins не подходит.

Есть ли выход из такой ситуации?
В P-Cad для замкнутых КП прописывалось JMP, а в Cadence есть подобное?

Вы сделали векторный вывод. Значит работайте как с вектором, шиной.
Есть 2 варианта. Рисуете цепь, присваиваете название, где указываете размерность шины. Потом ставите tap и все соединяете.


Второй вариант - подключаете к выводу символ глобального сигнала(похож на символ земли или питания, только можно задать свое название). Потом указываете в символе название своей цепи. В другом месте, где нужно, ставите такой-же символ с таким же названием цепи.

Других вариантов, более красивых, я не знаю. Да и не нужны.

Спасибо,
похоже,что это единственный вариант.

В официальной документации не нашел, неужели нельзя в самом библиотечном компоненте логическому пину присвоить несколько физических..

Этот вариант не удобен для схемотехников, придется лишнию шину рисовать.

Ещё есть вариант: вы создаете компонент с четырьмя выводами, а потом в графическом редакторе совмешаете их на УГО в один. Естественно при этом нужно для компонента отключать отображение номера вывода. К такому пину линия связи подключается спокойно и без ошибки, только на схеме в месте соединения возникает точка как в узле. Хотя это и есть в общем случае узел, объединяющий с одной стороны четыре пина, с другой - электрическую цепь.

А разве редактор символов не дает ошибку на совмещенные пины? И потом, кто гарантирует что действительно все выводы соединились? Гадать мне не хочется, лучше нарисовать как правильно, чем потом через годик другой, когда об особенности компонента забудешь, ловить всякие интересные "глюки".

Он дает предупреждение. Которое я игнорирую, так как понимаю что и зачем я делаю .
В моей практике неприсоединенных выводов не видел. Все полевики в маленьких корпусах (SOIC и т.д.) делаю только так уже очень давно.

выходит Error.
Overlap pins

Ну не знаю, пользуюсь этим с версии 9.1, сейчас только что проверил - создал в компонент в версии 16.3. Кроме предупреждения - ничего (да и то касалось одинакового имени вывода - а как мне еще его называть ). Ищите - где-то в настройках у вас видимо запрещено наложение. Хотя я после установки 16.3 в настройки не лазил - все дефолтовое.

скорее всего.
но все таки,нужно найти способ,чтобы изначально КОРРЕКТНО создавать.
Собственно напрашивается вопрос,а заложена ли вообще такая возможность в Part Developer

В моем случае пришли к выводу - соединить 1,2,5,6 площадки в одну, сделать вырезы Thermal relief

p.s. версия 16.3

Сообщение отредактировал xCooLLer - Jan 18 2011, 12:37

Ну вот тут похожее уже обсуждали. Кстати, транзистор - классический случай для PACK_SHORT.

интересный вариант,стоит его опробовать,
спасибо

Похоже это именно то что нужно.
Возник еще вопрос - в документации(Part Developer FAQ) есть фраза:

Т.е говорится что выводы без линий(не знаю как перевести stub корректно) невидимы.
Интересно есть ли возможность подключения к этим невидимым выводам на схеме? Если есть, то это плохо. Можно, ведь случайно, линию рядом провести и соединить. А потом долго искать почему возникает ошибка из "воздуха".

Да нет, вроде там все нормально, примерно как с невидимыми выводами питания у 74 серии.
Но вообще, на крайняк, можно взять и тыкнуть в Edit Part, да и нарисовать все 4 ноги, да и соединить снаружи. Как, например, у IRF7201/SO из TRANSISTOR.OLB. :-)

Сообщение отредактировал Hoodwin - Jan 18 2011, 14:14