|
Синхронизация PLL альтеры, как от клока в 5 ,1 МГц? |
|
|
|
Jan 31 2011, 13:59
|
Профессионал
    
Группа: Свой
Сообщений: 1 535
Регистрация: 20-02-05
Из: Siegen
Пользователь №: 2 770

|
Цитата(alexPec @ Jan 31 2011, 16:41)  Надо подумать, может выставить частоты DDS и PLL плисы можно, чтоб ровно совпадали. Чтобы ответить на этот вопрос надо понять, зачем у вас стоит DDS. Наверное вы перестраиваете частоту (иначе, чтобы просто получить фиксироанные чистые 3 МГц можно было бы поставить гораздо более простой и дешевый чип) - тогда внутренней PLL FPGA не получится. Придется ставить внешнюю PLL и умножать эти 3 МГц, чтобы подать в FPGA. Цитата(alexPec @ Jan 31 2011, 16:41)  Да в блоке FFT тормоза нет нигде (ну типа энейбла какого-нибудь), надо ставить везде, потом снова тестить - времени уйдет. Да ладно, что там тестить - весь блок, который данные закачивает завернуть в if(enable) и все IMHO.
|
|
|
|
|
Feb 1 2011, 10:40
|
Профессионал
    
Группа: Свой
Сообщений: 1 284
Регистрация: 9-04-06
Пользователь №: 15 968

|
Всем спасибо!!! Столько ответов, есть над чем подумать Цитата(ViKo @ Feb 1 2011, 10:44)  Как лицо, похожее на интеллигента, считаю, что выбрасывать отсчеты "на ветер" неразумно. Куда лучше их использовать для фильтрации, взять, хотя бы, среднее из восьми. Делается очень легко. Для топикстартера а назвать АЦП можете? 1. Отсчеты как раз фильтрую, потом прореживаю. Есть это 2.Так вроде называл, AD7625. Цитата Берем генератор на 24 МГЦ. Через буфера с нулевой задержкой и на ацп и на плис с Pll. С выхода ацп данные сопровождаемые клоком на плис (выбираем каждый 8 отсчет) А перестраивать +-10 кГц как? А если dds - тогда уже не кратно... Цитата //не OFDM часом делаете? Его родного! Цитата Чтобы ответить на этот вопрос надо понять, зачем у вас стоит DDS. Наверное вы перестраиваете частоту (иначе, чтобы просто получить фиксироанные чистые 3 МГц можно было бы поставить гораздо более простой и дешевый чип) - тогда внутренней PLL FPGA не получится. Придется ставить внешнюю PLL и умножать эти 3 МГц, чтобы подать в FPGA. Именно подстройку делать надо, в небольших пределах. Похоже только внешний плл. Или все-таки энейбл какой-нибудь. В этом случае вопрос о синхронизации. Если сигнал, идущий с одним клоком, пересинхронизировать на другой, то все ясно: пара-тройка триггеров и метастабильности нет, а когда данные пересинхронизируем (т.е. данные идут с одним клоком, а выбираем с другим) тут ведь какой-то сигнал пожет в одном тригере защелкнуться, а какой-то нет. В итоге -ложный отсчет. Как тут быть?
|
|
|
|
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0
|
|
|