Здравствуйте.

Чего-то не могу понять, в какого вида доках фирмы Xilinx можно почерпнуть информацию о расположении различных аппаратных блоков (памяти, GTX, MACи и т.д.) на кристалле.
Т.е. что в каких углах находится, у кого какие координаты и т.д..
Кое-что есть в отдельных документах по отдельным блокам, а единого документа, рассматривающего весь кристалл, вроде и нету...

До этого смотрел в PlanAhead, но как-то надоела такая практика.

Конкретно сейчас интересует Virtex-6.

Всем заранее спасибо за ответы.

Никогда не встречал такого документа.

Сам также смотрю организацию каждого конкретного кристалла в FPGA Editor/PlanAhead.

Ну это же неправильно .

А что что Вам даст это знание без использования PlanAhead или FPGA Editor?

У нас PCB дизайнеры каждый раз просят такую информацию. Особенно если плата стартует одновременно с проектом ПЛИС. Интресуются куда что подключать, лучше понимать как повернуть кристалл на плате, что куда тяготеет. Решающего значения для проекта PCB такая схема, конечно, не имеет. Но с подобной картинкой в руках объяснять и рисовать было бы несколько удобней, наглядней.

Сообщение отредактировал Eugenius - Mar 4 2011, 06:10

Понимание того, каким образом оптимально делать проект так, чтобы он наилучшим образом ложился в ПЛИС.
И с точки зрения прошивки, и с точки зрения платы.

Т.е. предварительная проработка в начале проекта.

Единственный смысл в этом я вижу для разборок с тактовыми входами
и сопутствующими с этими клоками данными.
Для этого Xilinx приводит данные, например для S6 в UG382

В частности, касательно Virtex-6 мне было бы очень интересно знать, чего это за "отверстие" у микросхем этого семейства прямо посреди кристалла (если смотреть в PlanAhead'е)?

Ну и насчет "Interconnect Resources" непонятно, такое впечатление, что этот раздел в "CLB User Guide" вставить забыли - ждем апдейта .

Создайте пустой проект с интересующим вас чипом и поглядите в XDE где что находится.Хотя для V6
это имеет смысл видимо только для GTP и клоковых входов. Кроме того, существует документ
http://www.xilinx.com/support/documentatio...uides/ug365.pdf
Там нарисовано всё наглядно.

Если Вы не заметили, в корневом посте написано, что этот метод я уже освоил .


И где там строение кристалла? Расположение банков I/O, не более...

Граждане, а кто-нибудь разобрался, что такое в Virtex-6 блоки PPR_FRAME в одном столбце с MMCMами?