Это как раз то, что может сэкономить денежку!
Циклон 3 может справиться при условии правильного размещения АЦП и ПЛИС. Можно убить 2-х зайцев на операции децимации. Поднять разрядность на единицу и иметь поток 125 Мгц на вход DDC конвертера -> простым суммированием на входе пар отсчётов.
Так вот, операция суммирования требует бережного отношения к цепям переноса(>250MHz!). Они расположены в ПЛИС в вертикальных структурах макроячеек. Соседние LUTы разрядов должны располагаться впритык. Это значит, что выгоднее вводить разряды данных от АЦП слева или справа, но не сверху\снизу, когда сумматор будет зазорван промежуточными структурами ОЗУ, умножителями, ПЛЛ...
Это тонкое место, но после сброса частоты в 2 раза можно чувствовать себя свободнее.
Можете проверить, реализовав 2 проекта (вдоль и поперек). Цифры будут разными....
У меня есть знакомый разработчик, который работает на уровне ЛУТ. Он так и делает в ответственных местах!

Ну вот и ставили бы spartan-6 с аппаратным сумматором на входе умножителя. Цены одного порядка. Только суммировать соседние отсчёты не следует, это операция нч-фильтрации, не каждый сигнал такое позволит, потом наложение спектра после прореживания до 125 мгц, тут хороший фильтр нужен. Распараллелить данные можно и вдвое больше ресурсов потратить на обработку потом, вот тут как раз цена вопроса явно выше будет.

Вообще не понимаю циклоны для dsp задач, там архитектура примитивная, раньше они за счёт pll выигрывали для модемов, а теперь pll и в spartan есть.

Я сам удивляюсь. Что это народ сразу легко 250 в 125 переводят. Зачем платить за крутое АЦП, чтобы потом никаких выгод не иметь. У меня хоть дополнительный разряд появляется... Да, это по смыслу нч фильтрация, но примитивная..
Представь себе, что 55 Циклон 3 легко брал на себя 3*FFT 16k? а перед ним 9 фильтров с децимацией 230 порядка(по 3 звена) и 3 фифо буфера... ну и в конце CPCI//

Народ, подскажите - есть необходимость реализовать DDC на плис (cicloneIII) тактовая с ацп 250 МГц. Кто-нибудь сталкивался с подобным, реализуемо? какие могут быть сложности?

На очень схожей задаче - циклон3, 16бит 200МГц АЦП у меня все получалось только после деления частоты в два раза, через распараллеливание данных. Вход был по лвдсам и по обоим фронтам.

Для распараллеливания данных что применяли: специализированный чип, или сами что-то придумывали?