Доброго всем дня.

Cyclone IV GX, q11.0 + modelsim
ALTGX: Basic mode, 3 gb/s, 8b/10b, 16bit, transmitter+receiver, 1 lane.

Сначала не заводился ресивер, выяснилось, что reset'ы всем подблокам ALTGX надо слать не одновременно, а в хитрой последовательности, указанной в handbook.

Но, когда ресивер заработал, выяснилось, что трансмиттер шлёт константу в коде 8b/10b, т.е. битовую последовательность равную одному и тому же значению до кодирования, при этом я передаю реально - значение счётчика, т.е. должно меняться, но не меняется.

Один дизайнер уже сталкивался с этим на Alteraforum.com ему помогла доп. задержка между взведением pll_locked и сбросом tx_digitalreset (хотя эта задержка не требуется по хэндбуку).
Я пошёл дальше и игрался с задержкой вплость до огромной - 3000 тактов на частоте 75 МГц, результата нет.
Пробовал и RTL и Timing симуляцию.

Ссылка на кросспост - http://www.alteraforum.com/forum/showthread.php?p=119921 там моё сообщение третье.

Кусок инициализирующего кода:



Строчка wait( pll_locked) repeat( 300) @ (posedge tx_clkout); и даёт дополнительную, но необязательную по хэндбуку задержку.

Кто поможет, как завести трансмиттер.

Вы в курсе, что ваш инициализирующий код не синтезируемый? Или вы трансмитер исключительно в Modelsim'е проверяли?

вы бы прицепили gxb сгенерёный, я бы попробовал.

да, пока только в симуляции.




цепляю весь тестовый проект, ноу хау в нём никакого нет, только донт-ноу хау

Там только квартусовое всё. Скрипты под симулятор не успел написать, пользовался NativeLink.

cal_blk_clk
pll_inclk
tx_datain : (xx:0)
tx_digitalreset : (0:0)
tx_clkout : (0:0)
tx_dataout : (0:0)
- вот тот минимум сигналов, который позволяет работать с трансмиттером. Данные на tx_datain : (xx:0) нужно обязательно синхронизировать частотой tx_clkout : (0:0)!
А вот pll_locked : (0:0) может и не появляться. Его наличие зависит от значений скорости канала и cal_blk_clk. Иногда pll просто не используется и на выходе pll_locked : (0:0) всегда ноль.
Так что ошибочно ждать этого сигнала всегда. Лучше на него не завязываться вовсе, а использовать pll_locked любой внешней pll.

с одной стороны после pll_locked там уже не абы-что, а с другой - это же просто пауза, нам подходит любой клок, по которому можно сделать паузу. эта пауза не требуется по хэндбуку, но она помогла в похожей ситуации юзеру с alteraforum


и самое печальное, что эти сигналы поданы, а выход печален. он есть, это последовательность нулей и единиц, кодирующая ту или иную константу. константа меняется, если менять задержки сбросов.

Пытаюсь играться с ALTGX дальше.
Затягиваю tx_digitalreset вверху надолго, RX инициализируется, опускаю tx_digitalreset. RX показывает смену символов (8b/10B) , в т.ч. COMMA (K28.5) и установку в очередной раз константы.
Прочитал ещё раз handbook, выяснил, что для симуляции рекомендуется не использовать некоторые сбросы, например, gxb_powerdown. Там целая статья на тему - чем отличается поведение в симуляции от реальности. Забавно правда?
Предчувствую необходимость написания очередного письма в Альтеру.

Вообще, странно. RX, более сложная половина трансивера, работает вроде нормально, а TX - заметно более простая часть - никак не сделает то, что от неё требуется.

А подскажите, как эту хрень вообще моделировать?
Можно в моделсиме посмотреть временные диаграммы, готорые генерит ALTGX по дифф.линии? И можно ли завести TX на RX в тестбенче?

да, внешний тестбенч файл (внешний, т.к. его компилирует не ква, а симулятор) может соединять всё, что угодно. диф.линии там генерятся, и видны прекрасно. более того, их можно руками генерить/анализировать.

Если есть возможность - попробуйте то же самое, но на более старых версиях квартуса. У меня 10.1 - полёт нормальный. И на модели и в железе всё работает.

Да снёс недавно уже.
Там ещё есть странная вещь. Есть такая фича как RX local divider. По handbook'у она доступна в 30- 50- и 75-тысячниках. По квартусу - в 50, 75 и 110-тысячниках. Опять расхождение. Убедился, что оба квартуса в этой ситуации ведут себя одинаково - стёр более старый.
К тому же в 11.0 обещали точную тайминг модель 4-х циклонов GX.

Разобрался. Полез уже во внутренности ALTGXа. Оказалась банальная опечатка в тексте тестбенча.

Офф.
- Но по ALTGX-ам вопросы ещё остаются. При включении режима SSC, хватит ли полосы захвата PLL на полосу SSC ( до -0.5% от частоты) ?
- SSC доступно только в 30k, 50k, 75k (как по хэндбуку) или для 50, 75, 110, как и RX local divider (как по квартусу) ?
- В Arria II GX, похоже, нет этих RX local divider, можно ли делать Speed Auto-Negotiation без переконфигурирования PLL ?
Будем разбираться.

Спасибо за советы всем, кто отвечал.

Здравствуйте.

А Вы пробовали симуляцию приемопередатчика "Gate Level Simulation"?
У меня в "RTL Simulation" вроде всё работает, в "Gate Level" сигнал "busy" не уходит в 0...

В результате, логика (моя) не выводит из ресетов приемник, он естественно не работает.
Передатчик работает нормально.

Доброе утро ! Пытаюсь заставить заработать Arria II. Подаю сигналы сброса в той же последовательности что и было сказано выше, однако на выходе ресивера имею константу 16'h9C9C. В том случае если увеличиваю длительность tx_digitalreset и сбрасываю его одновременно с rx_digitalreset, то на модели начинает работать, в плате нет. если управлять tx_digitalreset по описанию в handbook, то даже на модели вижу на выходе rx_dataout 16'h9C9C. Мб кто нить сталкивался с этим ?

Gate-level не пробовал. С тех пор много воды утекло. Altera выпустила Errata: Отказ от SSC -> отказ от 3-х протоколов, в том числе и нужный мне. Мы заказали Arria 2 GX младшую. Будем с ней играться.



Я из описания понял, что для работы в железе достаточно дёргать только общую gxb_powerdown и всё (в отличии от симуляции).
Сами ещё не пробовали, плату делаем под Аррию как раз.