Вот спасибо. А то и так и сяк пробовал и в инете что то не нашел.
Не. Модельсим все равно ругается. Я не понял, это в модуле или в тестбенче так.
Код
reg enable;
reg SD_Data;
wire SD_io;
assign SD_io = (enable) ? SD_Data : 1'bz;
если в модуле, то у меня везде с шиной данных(inout) таким образом. Видимо придется пока разделить на
input SD_input и output SD_output. В симуляторе квартуса работает все нормально.