Привет всем,
Хочу сделать PCIe 1х на 4-х слоях. Производитель рекомендует делать такую конфигурацию платы:
медь - (1/2oz)18um
препрег - (4.5mils)0.1143mm
для диф. трассы получается (5mils)0.127mm с настоянием между (7mils)0.1778mm

В общем хочу немного понизить класс точности, хочу увеличить расстояние между трассами до 200мкм и сами трассы сделать также 200мкм,
посчитал для препрега 7628 с толщиной 180мкм волновое сопротивление получается 100.25 ом,
Zo = 60,05 ом, вроде требования спецификации удовлетворяю. Считал в Saturn PCB Toolkit.
Собственно вопрос, могу ли я так сделать? Или есть что то, что я не учитываю?

2 Sanchez_

Ого, там для 1 Варианта получается зазор в 360 мкм, для такого зазора при параметрах 0,2/0,2 получается 117 Ом!
А контроль импеданса был? Неужели прям все заработало?

У меня по расчетам получается примерно 100 Ом. Пользуюсь прогой CITS25. Ты наверно толщину меди берешь 18 мкм. После гальванического нанесения меди больше получается, нужно прибавить еще примерно 35 мкм. Я в расчетах использую толщину меди 50 мкм. Все равно этот расчет условный и сильно примерный, главное сильно не ошибиться. Контроль импеданса не заказывал ни разу (просто в Электроконнекте такой возможности нету). Я и мой коллега сделали в общей сложности великое множество проектов с диффпарами 90 Ом, 100, 120, (USB, Ethernet, PCI-E, LVDS и т.п.) в некоторых длина превышала 10 дюймов, и всегда (тфу-тфу-тфу) все работало с первого раза.
Но это касается конкретного производителя, у другого могут быть другие материалы и технологии.
Как то раз заказали серийные платы у другого производителя (в Резоните) по той же топологии и без контроля импеданса и они тоже работали.
Хотя, я заметил что иногда бывают проводники тоньше чем нужно, типо перетравливают. Еще я заметил, что на одних и тех же платах, даже из одной партии существенный разброс параметров проводников. Как-то промерил сопротивление печатной антенны (омметром) на всей партии, там намотан печатный проводник спиралью с обоих сторон метров 5 (точно не помню), разброс меня поразил - процентов 30, если не больше.

Тут нужно понимать, что не надо точно выставлять импеданс, главное попасть в приемлемый диапазон, и чем короче трасса, тем шире этот диапазон.

И еще я хотел добавить, что важнее всего, выполнять рекомендации по разводке дифпар и не допускать грубых ошибок. Типо, делать сплошной полигон под парой (и не только под парой, но и рядом), не подводить близко к паре с одной стороны землю, а с другой питание и т.п. А вот с обеих сторон симметрично одну и туже землю или одно и тоже питание подводить не критично, но не рекомендуется.
Как-то раз коллега, то ли по запарке, то ли по незнанию, залил землей весь верхний слой, по которому шла пара USB в максимально скоростном режиме. Земля бала близко к паре (0,3 мм), но с обеих сторон. Да, импеданс изменился в меньшую сторону, но не на столько чтобы плата не работала. В следующей ревизии полигон отодвинули от пары - так же работает как и работала.
И еще один момент, при разводке PCI-E, лучше избегать переходов на другие слои, но если все же по другому никак, то нужно обеспечить, чтобы и опорный слой перешел. Например, на 4-х слойке, пара переходит с верха на низ (понятно, сто переход симметричный и обеспечивает равность длин) так нужно еще сделать переходные отв. симметрично для земли со 2-го слоя на 3-й (чем больше, тем лучше), и на 3-ем тоже должен быть сплошной полигон под парой на 4-ом. Посмотри в моем примере.

Рискованный момент, надо точно знать, что такое "приемлемый диапазон".
Производство в лучшем случае даёт допуск на величину сопротивления +/-5%, стандартно +/-10%.
В итоге, если надо было получить 100 Ом, а топологию подогнали, например, под 95 Ом, то с учётом допуска худший вариант развития событий - это 86 Ом. Будет работать или нет - вопрос.
Я обычно стараюсь в предварительном расчете подогнать к нужной величине с точностью +/-1 Ом, а далее уже согласовываю с производством окончательный вариант структуры слоев и расчет сопротивлений с изменениями топологии (если требуется).

скорее всего будет.

Я тоже стараюсь подогнать топологию +/- 1%, но это теоретически, а сколько получается на практике, и насколько верен расчет, я не знаю. В любом случае лучше выставить сразу матожидание правильно, тогда ошибка будет меньше, но она все равно будет.

Я видел рабочие платы на USB 2.0, где либо вообще не рассчитывался импеданс либо был рассчитан неверно (по моим представлениям), но они работали, т.к. трассы были короткими, меньше дюйма.

И еще, на той плате терминальной из примера, на одном из сигналов PCI-E по дороге на FPGA нужно было что-то сделать и для этого там стояла микросхема, с одной стороны в нее входит с другой выходит, потом ее решили убрать за ненадобностью и бросить перемычки из провода. Как бы, совсем несогласованный участок получился, однако все работает.

Дабы не создавать ещё одну тему, спрошу здесь:
Никак не могу понять, какой конкретно импеданс, кроме дифференциального, нужно выдерживать для дифференциальный линии в PCIe шине? По стандарту нашёл упоминание про дифф. и common mode импеданс (100 и 50 Ом соответственно) для передатчика и приёмника, исходя из чего понятно, что Zdiff линии передач должен быть такой же, как и у них (100 Ом). А какой должен быть odd mode impedance или common mode impedance? Кто-то из них должен быть равен common mode импедансу приемника....
Короче запутался. Подскажите, пожалуйста, какие должны быть вышеперечисленные импедансы для дифф пары в PCIe шине.
Заранее спасибо.

ИМХО, если идёт контроль по дифсопротивлению в 100 Ом, то контроль одиночного уже можно не контролировать.

Все зависит от приложения...