Просто подкреплю ссылкой на документацию SAM3U: см. стр. 31 документа "6430D–ATARM–25-Mar-11" к контроллерам, где сказано:

The SRAM0 is accessible over System Cortex-M3 bus at address 0x2000 0000 and SRAM1 at
address 0x2008 0000. The user can see the SRAM as contiguous at 0x20078000-0x20083FFF
(SAM3U4), 0x2007C000-0x20083FFFF (SAM3U2) or 0x2007E000-0x20081FFFF (SAM3U1).

Скачал какой-то древний сишный исходник "DHRYSTONE" Benchmark Program v2.1, датированный 1988 годом.
Это оно?

Насколько я понял, там набор различных функций по работе со стрингами\массивами.
Потребуется переделать под ARM функции измерения времени и вывода результата, остальное вроде должно скомпилироваться.
Хотя хз, как компилер воспримет некоторые директивы, надо смотреть...

от системы на хосте зависит, меня 20 устраивало я дальше и не гнался, хотя на freebsd получал около 36

Оно.


Да, clock + printf. И ручной ввод количества циклов упразднить, заменив, скажем, на 100000.
Остальное соберется без проблем.

У меня получилось вот что: LPC1768, 100 МГц, Flash accesses use 5 CPU clocks, IAR 6.20.3, High optimization, Speed

Memcpy SRAM0->SRAM0: 116.8 МБайт/с (цикличное копирование 8 КБ блока)
Memcpy SRAM1->SRAM0: 116.8 МБайт/с

134.5 Dhrystone VAX MIPS

Толку от двух банков при копировании никакого нет, но Атмелу респект за возможность юзать память одним куском.

ЗЫ: интересно было бы прогнать драйстоун на сэме плюс ИАР.
Очень большая разница между оптимизацией Balanced (83 VAX MIPS) и Speed (134).

Что ж, вполне закономерный результат: в деле построения ускорителей флеш NXP явно лидирует. Радует, конечно, что и Atmel взялись за ум наконец. А вот набор и возможности периферии у последних мне всегда нравился больше.


Попробую на досуге.

Вы Кинетиксы новые посмотрите от Фрискейла - например в К60 они 4-ассоциативный кеш наворотили, аж на 256 байт .
Кстати - вроде бы в них USB HS трансивер встроенный, ядро M4, правда - не соотвествтует условиям данной темы.

Ещё было бы интересно посмотреть на скорость новых STM32F2. Обещают нулевые задержки флеша.

там явно написано, что флеш как всегда работает с 3wait-states. другое дело он 128битный и есть кеш, так у lpc17 он тоже 128битный и тоже есть кеш.
но у stm32f2 флешка пахает с 3ws 2.7...3.6в 120мгц, а у lpc17 4ws 2.4...3.6в 100-120мгц. но тк у нас много инструкций 16битных, то и этого в полне достаточно, чтобы проц не курил

Вот потому и интересно сравнить с законодателями моды в данном направлении.

Будь это именно кэш, не преминули бы именно так и написать. Внутреннюю структуру ускорителей почему-то никто не афиширует.

ну да, вся проблемма в переходах и ld/st, сложно предсказать, с какого адресса тянуть следующие 128 бит инструкций..
u nxp 8 128битных буфферов, в принципе, можно и самому додуплить как сделать так, чтобы проц не курил, но мы камни не строим,потому об этом не задумываемся

пс. что в nxp,что у ст так и написано "акселератор/кеш"

У Атмела два и, судя по всему, без каких-либо "интеллектуальных" наворотов.


Ну, это же не кэш в обычном представлении, а нечто сугубо специфическое.

Ну и, смысл всего вышесказанного?
Вы можете сказать, как быстро будет работать STM32F2 по сравнению с LPC, хотя бы на одной и той же частоте??

с этого
я могу сказать, что если код из одних 32битных инструкций под ряд то на СТ будет работать быстрее,по идее(по документу)
А еще могу сказать, что в целом результат будет примерно одинаков.
А если смысла нету, то пост можно удалить

Ну, хотелось бы надеяться, что ST хорошенько поработали над ошибками и выпустили действительно быстрый чип.
В остальном от STM32F1 остались только хорошие впечатления.

А от F2 пришлось пока отказаться из-за внешнего USB PHY.
Куча высокоскоростных цепей, информации по стыковке никакой нет, как будет работать - бог его знает, и спросить не у кого.
Доступные отладочные платы с F2 на борту тоже все сплошь без PHY.