Нужно ли подтягивать шину данных резистором на плате к земле,
если бывает так, что оба устройства перевели её в состояние высокого импеданса?

(ПЛИС и flash)

желательно подтянуть к питанию так же упрвляющие ноги flash ROM
/WE, /OE, /CS

Сообщение отредактировал Iouri - Mar 15 2006, 13:30

Спасибо ;)

Можете объяснить, что случиться если оставить шину данных не подтянутой?

Когда на шине спонтанно установится значение порядка половины напряжения питания, у входных элементов, реализованных на комплементарных транзисторах, начнут одновременно "открываться" оба транзистора и течь сквозной ток через комплементарную пару в течение недопустимого значения времени. В момент переключения сигнала данный сквозной ток короткий и регламентирован.

Ой, какое класное объяснение!

Я не подтягиваю, так как какая же это тогда шина с тремя состояниями?
правда длинных шин у меня никогда не было а короткие всегда работали
и без подтягивающих резисторов

По моему третье состояние для шины = "не управлять" ей со стороны конкретного устройства, перевести в высокоимпедансное состояние выходы конкретного устройства, - а не неопределенное напряжение в шине... Для определенности состояния шины во время, когда ею "никто не управляет" желательно подтянуть ее к питанию. Иначе возможна бяка, описанная monitor7.

Все это справедливо, добавлю лишь то что когда действует состояние-Z шины на эти входные цепи начинают наводиться различного рода помеха (за счет очень большого входного сопротивления этих входов - CMOS), как от близь работающий электронных схем, так и сетевой наводки (50 Гц).

В некоторых FPGA Altera можно включить Weak Pull-Up resistors,

это поможет?

Не знаю как в Altera, а с Xilinx так и делаю.
PullUp/PullDown резисторы в IOB блоках (~50-100кОм)

А ещё лучше если есть то использовать Bus-hold circuitry, различие между ними ранее уже обсуждалось.

Сообщение отредактировал dinam - Mar 17 2006, 06:23

не рекомендую использовать internal pull-ups,
вендоры имеют такую способность как менять параметры
кристала и если у вас разработка идет в серию то
потом могу быть проблемы надо переразвети плату
пройти сертификацию

удачи

Как устроен Bus-hold?

Он работает, если последней шину драйвила память?

А что если FPGA будет всё время драйвить шину,
а переходить в Z только если нужно читать из памяти?

Тогда и всех обсуждаемых здесь проблем не будет