Это для скурпулезных людей.
Бывают случаи при работе с usb бластером, пользователи жгут или бластер, или порт jtag FPGA.
Для экономии кристаллов можно разъем под AS заложить в виде контактных площадок (напаяться к ним если что)

А почему буфера получают 3.3В? В хандбуке написано про 4-й пин JTAG-a следующее: "Power up VCC of the ByteBlaster II, USB-Blaster, ByteBlasterMV, or Ethernet Blaster cable with a 2.5- V supply from VCCA"

Сообщение отредактировал nkie - Jul 20 2011, 12:25

Подтверждаю что питаться должны от 2.5 В ФАПЧевского. Иначе у меня не работала конфигурация.

Вопрос не простой и запутанный самими составителями документации от Altera. Хорошо бы уточнить страницу, версию "хандбуке", и с вопросами давать точные ссылки. А то разговор не о чем...
У меня есть свои соображения, но давайте по порядку...

житаг на 3 их сыклонах должен работать от 2.5В, т.к. на этих пинах нет диодов и могут не выполняться требования по овершотам. Стандартная ошибка всех кто переходит с младших сыклонов не читая даташит.

1. Овершот - это когда больше 4.1В?
2. У меня есть несколько примеров готовых плат от других разработчиков с Cyclone III, где запитка JTAG идет от 3.3В, почему? Мог бы эти примеры здесь выложить..
3. Я тоже запитал от 3.3В, правда поставил на все линии JTAG диоды Шотки BAT54S с проходным напряжением 0.5В (подтяжка снизу 0В, сверху 3.3В). С Usb_Blaster полет нормальный...
4. Также применяю для согласования с PCI микросхемы IDTQS3861. Думаю, что это был бы самый надежный вариант между Cyclone III и JTAG....

1. да
2. у меня тоже таких плат куча, но это не значит что нужно делать так.
3/4. что только не придумают лишь бы не делать так, как рекомендует производитель чипа (что к тому же не требует лишних корпусов)

Еще раз просмотрел Configuration Handbook. Там действительно рекомендовано на 4-й вывод JTAG везде VCCA, т.е. 2.5В. Значит и надо так...

У меня в схеме к 4-му выводу идут два резистрора по 0 Ом, для запитки либо от 3.3В, либо от 2.5В . Тот что подключен к 2.5 В я не ставил. Теперь поставлю, я что подключен к 3.3В - сниму. Проглядел...

Вот и я также резисторами ставил, но подключил сразу к 2.5В и поэтому удивился, что вы на 3.3В вешали. У меня то работало все. Вот и решил посоветоваться, как правильно.

Сообщение отредактировал nkie - Jul 21 2011, 09:33

msel[3..0] выбираем режим загрузки и какое питание будет на JTAG
(точнее питание IO буфер JTAG 6 pin )
само msel подключаем к VCCA, GND

вроде так )

читаем ремарки маленким шрифтом ,
в Cyclone III Device Handbook

там есть зависимости питания банков от применяемых интерфейсов например.
(при использовании LVDS, питание должно быть 2.5V (наколько помню, лучше уточнить)
и если линии LVDS на том же банке что и JTAG . то питать JTAG напряжением указаным для питания соответствующего интерфейса (2.5V для LVDS насколько помню). )

ну и диоды , не забыть )
защита от перенапряжения на длинном кабеле.

Сообщение отредактировал sergtsa - Jul 25 2011, 20:37

Возник следующий вопрос... В Cyclone III "Pin connection guidelines" написано, что при AS configuration mode обязательно нужно включать резистор 25 Ом между DATA0 FPGA и DATA EPCS.
Действительно, на картинке, например, 9-3 в Cyclone III Handbook этот резистор присутствует.



Но вот на картинке 9-7 (и других подобных) такого резистора уже нет. Pin connection guidelines достаточно категоричен по данному поводу (используется слово must), почему же тогда на схемах этого резистора нет ???



Сообщение отредактировал justontime - Feb 19 2016, 08:33

Не стал разбираться, а просто посмотрел, что реально установил для Cyclone III на своих платах (всего есть 18 работающих плат). Резистор в цепи стоит (здесь я подстраховался), но он реально равен нулю, то есть, получается, что можно обойтись и без него.
Такие резисторы обычно стоят для сглаживания скачков в переходных процессах. Видимо, на моих платах этих скачков нет (плата на 4-х слоях с большим земляным экраном под этими сигнальными цепями, да и цепи короткие, по этому их индуктивность мала...). Вывод: ставьте или нет по своему усмотрению.

По поводу схемы на рис.9.7... Я ее в схему своих плат тоже вводил, но ни разу не использовал, т.е. ее можно убрать с диодами, конденсаторами и разъемом, как избыточные - будет маленькая экономия. Вместо этой схемы для конфигурирования ПЛИС и программирования EPCS16 пользовался входами JTAG. Здесь в первом случае загружал sof-файл (отладка ПЛИС), а во втором jic-файл (уже рабочий для EPCS16).

Понятно, что скорее всего заработает, но мне интересно добраться до истины в последней инстанции

Могу также предположить, что отсутствие резистора на второй схеме компенсируется наличием диода/конденсатора, но хотелось бы все таки найти официальное мнение Альтеры по этому поводу...

Я правильно понимаю, что в этом случае нужно сначала залить Serial Flash Loader в FPGA ?

Да так, там все достаточно просто, в приложении мои заметки себе на память, когда я это все осваивал...

По поводу резистора - ставьте не помешает.