Выкладываю последний вариант. У меня пока работает без нареканий, уже прошел сборок 15-20 в составе большого проекта. Иногда бывают затыки в анализаторе времянок, фиттер почему-то умудряется так разместить все, что частота падает ниже желаемой, но это редко. Лечится сборкой с другим seed'ом.

Вот знаете что обидно? Вроде вот открыл тему, как мне кажется, интересную, которая многих касается. Можно даже сказать - стратегическая тема. И многим даже людям с опытом интересна, все хотят и исходники посмотреть. А дал исходники - тишина. Каждый, как хомяк, к себе за щеку запихал и молчок. И в итоге начальная идея, которую излагал в начале темы, оказалась без поддержки и развития.

ИДЕЯ, ОВЛАДЕВШАЯ МАССАМИ, ОБРЕТАЕТ МАТЕРИАЛЬНУЮ СИЛУ!

Предлагаю спортивное состязание на предмет собрать это для как можно большего количества платформ и отрапортоваться о достигнутой частое и занятых ресурсах.

P.S.
des00

Это не времени нет, это мы все чаще существуем где-то вне времени. Раньше вон, и в школу походить, и в футбол после школы погонять, и квасу сходить попить, в игрушку поиграть, какой-нибудь бабах замутить, да даже просто книжку почитать или на всякие глупости с девчонками время было, а теперь вот ну совсем ни капли нет, да? Время, видишь ли, виновато...

Спасибо, огромное добрый волшебник Hoodwin.
Действительно, народ у нас суровый, на похвалы скупой...
Говорю за всех СПАСИБО!!!

когда количество ваших открытых проектов, приблизится к количеству проектов, которые я выложил на этом форуме, и вы будете одновременно вести 5 коммерческих проектов, тогда и вернемся к разговору о времени и обидах.

Ай-я-яй, нехорошо. Выпад не по адресу.
1) Я ни кого за язык не тянул, Вы же сами попросили выложить проект и сами брались его проверить.
2) Аналогичные ответы можно увидеть и в других темах, после сделанных заявлений. Я вот привык, что обещания либо не дают, либо дают и выполняют.
3) А с чего вы взяли, что я не веду одновременно 5 коммерческих проектов?

PS. Без обид!

Выкладываю свой вариант контроллера.
Он ещё не до конца написан, но его уже можно использовать.
Ограничения текущей версии контроллера:
1. Минимальное AL + CL = 4.
2. Если меняете количество микросхем памяти нужно перегенерить FIFO под нужную разрядность.
3. Перестройку тактовой частоты нужно производить путем перегенерации PLL.
4. При использовании под другое семейство микросхем (текущий вариант сделан под Stratix III) нужно перегенерить мегафункции реализующие PHY.
5. Тайминги для gate-level моделирования в Modelsim (для Stratix III) отличаются от реальной времянки - настройку фазы нужно производить по отчёту Timing Analyzer или на реальном железе.
6. Объём записываемых/читаемых данных должен быть кратен размеру burst.

Если кто-нибудь опробует данный контроллер на реальном железе просьба отписать сюда о результатах.