Потребовалось мне на входе ПЛЛ тактовую переключать. Каюсь грешен, не полез в даташит, а поверил заверениям мегавизарда
The clkswitch input will behave as an input clock selection control input. Мой перевод : clkswitch будет вести себя как вход сигнала выбора входной частоты.
Но проект нормально не заработал, путем копания в сигнал тапе были интересные симптомы, как будто клок не переключается обратно. Полез в даташит, а там:
Цитата
Manual Clock Switchover
PLLs of Cyclone III family devices support manual switchover, in which the clkswitch signal controls whether inclk0 or inclk1 is the input clock to the PLL. The characteristics of a manual switchover is similar to the manual override feature in an automatic clock switchover, in which the switchover circuit is edge-sensitive. When the clkswitch signal goes high, the switchover sequence starts. The falling edge of the clkswitch signal does not cause the circuit to switch back to the previous input clock.
Выведя сигнал activeclock в сигнал тап убедился в этом, переключения тактовой происходят на положительных фронтах сигнала clkswitch, о чем мегавизард меня не предупредил %( Мораль : на заборе тоже много что написано, а даташиты никто не отменял %)
Эскизы прикрепленных изображений
переключение тактовых на PLL сыклон 3, о пользе чтения даташитов.
Aug 23 2011, 12:16
