|
|
  |
NIOS для начинающих |
|
|
|
Aug 30 2011, 11:19
|

Профессионал
    
Группа: Свой
Сообщений: 1 261
Регистрация: 14-05-09
Из: Челябинск
Пользователь №: 49 045

|
Не получается в Qsys добавить контроллер SRAM. А в SOPC всё получилось и работает. В Qsys делаю всё по аналогии. получаю ошибки, см рис. Цитата Run SOPC Builder to update Qsys Это как? Запустил я SOPC Builder. Ни чего не обновилось. Может нужно в билдере открыть файл созданный в qsys-e? Но как? там разные расширения, я так понимаю что разные форматы. Потом должен быть в tri_state_bridge ещё какой-то ресет. А это что за ресет? А этот мост не сам создал, взял готовый из библиотек. Там нет ресета. Почему Qsys просит ресет?
Сообщение отредактировал juvf - Aug 30 2011, 11:20
Эскизы прикрепленных изображений
|
|
|
|
|
Aug 30 2011, 15:09
|
Знающий
   
Группа: Свой
Сообщений: 555
Регистрация: 14-10-09
Пользователь №: 52 939

|
Там не Цитата Run SOPC Builder to update Qsys а Цитата Run SOPC Builder to Qsys upgrade Это такая кнопочка во вкладке System (если не ошибаюсь). Вы собрали старый тристэйт, в qsys он из других компонентов состоит. А кстати! чего там со тристэйт бриджом намутили? Теперь он из трех компонентов варится.
|
|
|
|
|
Aug 31 2011, 02:25
|

Профессионал
    
Группа: Свой
Сообщений: 1 261
Регистрация: 14-05-09
Из: Челябинск
Пользователь №: 49 045

|
Цитата(gosu-art @ Aug 30 2011, 21:09)  Это такая кнопочка во вкладке System (если не ошибаюсь). Спасибо. Не сразу и поймёшь что это такая кнопка в Qsys-e. Цитата А кстати! чего там со тристэйт бриджом намутили? Теперь он из трех компонентов варится. wacko.gif Действительно намутили.
|
|
|
|
|
Sep 1 2011, 10:47
|

Профессионал
    
Группа: Свой
Сообщений: 1 261
Регистрация: 14-05-09
Из: Челябинск
Пользователь №: 49 045

|
В Qsys добавил контроллер SPI мастер. Указал кол-во SS = 2. Генерирую процессор. На выходе получаю процессор у которого выводы описаны как Код input wire MISO_to_the_spi_ADF4350, // spi_ADF4350_external.MISO output wire MOSI_from_the_spi_ADF4350, // .MOSI output wire SCLK_from_the_spi_ADF4350, // .SCLK output wire SS_n_from_the_spi_ADF4350, // .SS_n вместо Код input wire MISO_to_the_spi_ADF4350, // spi_ADF4350_external.MISO output wire MOSI_from_the_spi_ADF4350, // .MOSI output wire SCLK_from_the_spi_ADF4350, // .SCLK output wire [1:0]SS_n_from_the_spi_ADF4350, // .SS_n Почему всего 1 чипселект? Бага в квартусе или в кусысе? Или у меня руки кривые?
Эскизы прикрепленных изображений
|
|
|
|
|
Sep 6 2011, 08:11
|
студент
   
Группа: Свой
Сообщений: 571
Регистрация: 3-07-08
Из: Russia
Пользователь №: 38 712

|
Цитата(Full41 @ Oct 12 2009, 23:28)  Все отправил Мне тоже) abw26@yandex.ru
--------------------
С Уважением...
|
|
|
|
|
Oct 30 2011, 06:06
|

Местный
  
Группа: Свой
Сообщений: 307
Регистрация: 6-02-08
Из: Россия, Екатеринбург
Пользователь №: 34 798

|
Цитата(vadimuzzz @ Oct 30 2011, 08:33)  поменяйте в примере ddr на sdr. это по сути единственное изменение. разве что констрейны для sdram придется писать руками (для ddr их генерит визард) Почитал Embedded Peripherals IP Users Guide там PLL-кой предлагается фазу сигнала тактирования SDRAM сдвигать. Это оно?
--------------------
Разработчик
|
|
|
|
|
  |
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0
|
|
|