Свой процессор? Что то много вскорости отечественных процессоров народится, чувствую.
Могу только сказать, каким путем пошли некоторые другие "разработчики процессоров" в РФ - встроили E-Jtag для отладки, говорят что очень удобно для таких задач, хотя монстр тот еще. Для отладки в ПЛИС он по отдельному порту доступен, разумеется, а в силиконе - к общему тап контроллеру привязан.

Сделать в ПЛИСине 2й TAP JTAG'а и подсоединить его последовательно со встроенным JTAG'ов (в цепочку) невозможно. При таком включении вы не сможете прошить ПЛИС, т.к. до загрузки прошивки ваш самопальный TAP не будет работать, а значит и JTAG цепочка окажется разорванной.

Подключиться изнутри к JTAG пинам ПЛИС скорее всего можно. Я вижу 2 варианта (с Альтерой не работал, так что за их реализуемость не поручусь).

1. Объявить TMS/TCK/TDI/TDO пользовательскими ногами после конфигурирования, и посадить на них свой JTAG в прошивке. ПЛИС должна поддерживать возможность отдать JTAG ноги прошивке (Xilinx например умеет, насколько я помню)

2. Забрать ноги JTAG'а через virtual_jtag. Опять же, мегафункция должна это поддерживать. (Xilinx умеет это частично, TDO он не отдаст. Т.е. для ваших целей - не умеет)

можно и с blaster'om самому работать, там же внутри тот же самый ft245 (fifo) и мелкая плисина которая прилетающие байты разбирает и соответственно ногами jtaga дергает. Протокол там не сказать чтобы сложный (описание тут), а то что лежит в папке quartus\drivers\usb-blaster\ - так просто переименованные драйвера D2XX от ftdi.

Кстати, а Вы софт-симулятор для Вашего процессора сделали? Мне, например, это сильно помогло при отладке.
И что за процессор у Вас?

Программный симулятор есть.
Встроенный(внутрисхемный) отладчик нужен для отладки программ на живом железе, на симуляторе не все возможно реализовать, а если возможно, то встает проблема верификации симулятора.

Архитектур процессоров 2, собственной разработки, с уникальными системами команд.
Ссылка

Так если у вас хватило терпения нарисовать целиком две архитектуры, то может быть и отладочный интерфейс к ним можно нарисовать свой собственный, и не привязывать его к альтеровскому JTAG'y? Ну и, кроме того, появляется возможность вообще управлять интерфейсом отладочного модуля, хоть JTAG, хоть SPI или 2-wire, а то и вовсе 1-wire протокол прикрутить для компактных вариантов корпусов типа QFN.

Дык, он и есть свой собственный, и в Хилых плисках так же работает.
Пока вот только не получается через usb-blaster его на специализированных ногах TMS/TCK/TDI/TDO запустить. Пробовал к sld_virtual_jtag подключаться нашим контроллером JTAG используя только эти 4 сигнала, бросив все остальные. не работает - в цепочке только альтера после прошивки, хотя в Technology Map и файлике с пинами видно что к ящику макрофункции заходят TMS/TCK/TDI/TDO с правильных ножек ПЛИС а выходят на мой блок. копаю дальше..