Здравствуйте. Для некоторой задачи хочется странного. А именно - процессор, обслуживающий 1GbE с полным IP и сбоку FPGA которая должна только принимать пакеты с определенным заголовком (конфигурируется с процессора).
Есть идея распараллелить на уровне GMII. Т.е. линии rx подключить и к процессору и к FPGA а в нем сделать половинку MAC только для приема.
Что скажете? Должно работать?

почему бы и нет. но шина там шустрая, разветвить не так просто

Попробуем. Второй вариант - полный МАС в FPGA и дальше передавать процессору по PCIe - кажется несколько громоздким, да и не используется "бесплатный" МАС в процессоре.
И если можно еще вопрос - сложно ли (при условии использования новых FPGA c hard PCIe, Spartan6 например) сделать "устройство" PCIe, так чтоб со стороны процессора выглядело как карта расширения?

У Xilinx на его PCIe есть готовая корка, так что относительно просто

Еще такой вариант приходит в голову - включить FPGA между phy и процессором (только в rx). И оно будет просто ретранслировать сигналы GMII и себе забирать что надо.