Правильный фильтр - это гребенка переключаемых узкополосных, высокодобротных фильтров. При отсутствии должной фильтрации, в лучшем случае спуры будут расти на величину 20log(Fvco/Fdds). В худшем случае, как говорил Александр при наличии "двух независимых опор", можно ожидать еще массу новых комбинационных составляющих с непредсказуемым уровнем.

Правильным фильтром здесь был бы только перестраиваемый кварцевый фильтр или перестраиваемый узкополосный ПАВ-фильтр, которых в природе увы не существует. Все существующие в природе перестраиваемые фильтры (ЖИГ-фильтры, фильтры на переключаемых конденсаторах, варакторные и др.) не подходят для этой задачи, а цифровая фильтрация здесь неуместна, так как эффективнее сразу сделать максимально чистый спектр по принципу FPGA+DAC, используя специальные приёмы и способы подавления различных спур.
Самая простая технология снижения спур ценою сужения диапазона перестройки DDS описана в одной из статей Александра Ченакина, но она в таком простом виде не подойдёт. Там же описана технология расширения спектра DDS после подавления.
Предположим, что Вы взяли в качестве опорной частоты DDS, перестраиваемый в диапазоне 200-300 МГц, максимальные спуры которого в широкой полосе достигли -60 дБн, а в узкой полосе - -80 дБн и каким-то образом отфильтровали их, снизив до -80 дБн во всём спектре. При переносе их на частоты 8-12 ГГц вы полУчите приращение 20log40=32дБ, т.е. спуры вырастут до -48 дБн. Если размышлять дальше, то Вас не устроит подавление спур даже до -100дБн во всём спектре (а добиться такого подавления для 2/3 октавы пока нереально), из чего можно заключить, что DDS в качестве опоры здесь абсолютно неприменим. Я вообще сомневаюсь, что DDS нужен в этой разработке...

Нужен. Схемка без умножения спур уже предложена и решена проблема независимых опор, а в ответ - тишина.

я внимательно изучаю предложенную вами схему ... однако вас скорее интересует мнение спецов...

Если ддс в опоре, то спуры опять возрастут на n1(n2-1) да и тогда зачем вобще подставку делать?

wjs
Спуры, как и в Вашем варианте, сначала делятся (уменьшаются), а потом умножаются (увеличиваются). Если посмотреть суммарное уменьшение и увеличение, то они оказываются примерно равными. Разница только в переносе частоты квадратурного смешения в более "удобный" диапазон, нет необходимости в двухканальном DDS, частота IF и PD немного повыше.

Что-то я...Вы ж сами пишите fvco=n1(n2-1)fdds значит спуры увеличатся на эти самые n1(n2-1), а ддс делится всего на 4.

Если подставку выкинуть будет fvco=n1n2fdds дак нужна ли она тут?

wjs
По вашей логике получается, если мы Fvco поделим на N1, то получим спуры в (N2-1) раз больше, чем после смешения Fvco/N1 + Fdds ? Тогда бы они росли до бесконечности по замкнутому кругу.

Конечную формулу можно переписать немного в другом виде:

Fvco = [(Fvco/N1 + Fdds)/N2]*(N2-1)*N1

из которой видно, что Fdds делится на N2 и умножается на (N2-1)*N1

Мои сомнения более адресованы к ТЗ. Если в нём нет речи о минимальном шаге 100 кГц, и времени перестройки 1 мкс, а есть речь лишь о скорости свипа, то есть более "чистые" варианты. Просто Vecheslavу ПМСМ лучше было бы уточнить эти немаловажные детали, а затем искать пути решения.
Что то я туплю по Вашей схеме, вроде бы спуры DDS в опоре PD будут доминирующими и усиливаться они будут сильнее (28-33 дБ), чем подавляться после DDS (12 дБ). Можете пояснить идею более доходчиво?

YIG
В одной теме можно много всяких задач решить. Если в идеи есть здравое зерно, можно и параллельно обсуждать.

несфазированные меж собой пополамделители 0 и 90 случайным образом будут делать верхнюю либо нижнюю боковую в квадратурнике.

хитро конечно... для подставки это верно, но не для всего синтезатора.

Да, все правильно, необходима начальная синхронизация. На невысоких частотах ее легко сделать.


Чувствую, я не прав. Еще одна безумная идея. Не получается простыми путями зашить DDS в опору. Сам себе противоречу.

Что то про делитель перед ADL5375 непонятно, на сколько же все-таки делим. Но это непринципиально. Главное- на чем строить делители 1100 на 2 а потом квадратурники на 250-275? Тут только ЭСЛ микросхемы потянут, особенно квадратурный делитель. Самое противное- после квадратурного делителя у нас будет прямоугольник, т.е на смеситель попрет третья гармоника, пятая, а при несимметричности триггеров- и вторая. На выходе смесителя будет каша. Или мы гармоники квадратурного счетчика ФНЧ режем?

у хитайта есть прэлестный сдвоенный D-триггер с общим клоком 95х-какой-то, правда даже даташит по лицензии.
Делать на таком такую штуку - самое оно, хоть на N GHz.

..

Сообщение отредактировал тау - Sep 20 2011, 20:39