А задизейблить Эзернетовскую чипу можно? Хотя бы PHY. Фиг знает какой там синтезатор клоковой 125МГц 100BASE-TX. Вполне возможно, что это его генератор в поиске дает такую распушку, которая с 3 зоны Найквиста попадает в 25 МГц. Отключения кварца ИМХО мало.

Сообщение отредактировал ledum - Jul 4 2011, 11:31

PHY у нас DP83865. Используем 1000BASE. Протокол и ядро Ethernet делаем в ПЛИС. Пробовали отпаявать резонатор и отключать ядро в ПЛИС. Попробовать отключить PHY от питания?

ЕМНИП в BASE1000 тоже много цепей работает на 125МГц. Имеет смысл попытаться загасить чип. !RESET по 33 ноге вроде не поможет, но можно попытаться.

Ok, попробуем отключить чип от питания, благо такая возможность есть.

Отключили PHY от питания. Ничего не изменилось(( Спектр такой же.

АЦП работает на частоте 100 MHz.
А ПЛИС на какой? Не из нее ли лезет?
По первым показанным картинкам получалось, что что-то работает на 125 MHz. А дальше уже переносится на 25 MHz и др.
Советовали уже - последовательно с выходами АЦП запаять резисторы. Ом 47. Не очень приятная процедура...

Ну с чего это вы решили, что "шум 8 разрядов"? Эти 8 разрядов могут переключаться при изменении входного напряжения, соответствующем ступеньке квантования - от 0xff до 0x100, например. А если бы смещение оказалось точно полшкалы, переключались бы все разряды.
Зато из второй картинки первого сообщения видно, что за вычетом наводки, ДД у вас около 66дБ. Недурно, если учесть, что земли и питание у вас не разделены.
Что до осциллограмм на входе АЦП, то страшная картина не должна особенно пугать: наводки от частоты дискретизации характерны тем, что они соответствуют некоторому дополнительному постоянному напряжению сдвига входного сигнала. Наводки с выходов АЦП в виде пичков поступают на вход после того, как УВХ внутри АЦП зафиксировал напряжение на входе. И всё-таки резисторы, ограничивающие токи перезаряда паразитных емкостей на выход АЦП желательно поставить.

На моей плате с АЦП 14-бит 125МГц LTC2285 динамический диапазон (SFDR) более 80 дБ и "шумит" 2 разряда, хотя земля также не разделена на аналоговую и цифровую и питание разделено лишь ферритовыми бусинами, а вот резисторы между АЦП и ПЛИС есть.

Питание у нас тоже разделено ферритовыми бусинами. Как может влиять отсутствие резисторов на шумы младших 6-8 разрядов? Шум видем также непосредственно на ножках АЦП.

После продолжительного времени вернулись к отладки шумов. Определили что идет пролаз во входную цепь гармоники тактового сигнала 200 МГц. Причем происходит это после опер. усилителя. Пробовали поставить трансформатор. То же самое. Привожу спектр такта на входе АЦП - Рис.1, входной сигнал (sin 10 МГц) - Рис.2 и его спектр Рис.3. Схема подключения тактового генератора - Рис.4 Что нужно сделать, чтобы убрать этот пролаз?

Сообщение отредактировал Art55555 - Sep 29 2011, 15:17

Я думаю - необходимо качественно развязать питание АЦП и его буферного ОУ. Это похоже на то, что АЦП импульсами бьёт по шине питания, пички замечательно проскакивают на ОУ по широкому полигону, а PSRR у ОУ на гигагерце совсем никакой, поэтому всё проходит на выход ОУ и вход АЦП. Внимательно посмотрите скопом аналоговое напряжение, боюсь, оно не совсем аналоговое.

UPD:Я, конечно, имел ввиду, что между питанием АЦП и буфера должна стоять некоторая фильтрующая RLC система, а ни в коем случае не сплошной полигон.

Сообщение отредактировал Timmy - Oct 1 2011, 19:10

Пробовали ставить вместо ОУ трансформатор. Ситуация не изменилась. Отрубили входы АЦП (сняли резисторы) от ОУ, сигнал в этом случае на выходе ОУ без искажений, т.е искажения вносит АЦП.

Затактируйте FPGA другой частотй (например поделите частоту выборок на 2) или перепишите ядро FPGA так, чтобы основной клок сразу поделился. Если помеха сместится по спектру в коэффициент деления клока раз- то это наводки от FPGA на АЦП. По питанию, земле или сигнальным входам. Если по сигнальным входам- иногда помогало поставить резисторы антизвонные, иногда приходилось ставить LVDS или логический повторитель.

АЦП тактируется напрямую от тактового генератора. Пробовали изменять клок. Действительно помеха смещается в коэффициент деления клока раз. FPGA не имеет отношения к тактированию АЦП.

Если схема всё такая же, как на картинках - У вас между ОУ и АЦП стоят RC фильтры. Можете попробовать увеличить конденсаторы, и между резисторами конденсатор повесить, между входами АЦП.