Встал вопрос - можно ли объединить в одной цепочке JTAG Cyclone-IV и Spartan-6. Понимаю, что это возможно, однако гложут сомнения по работоспособности софта от производителей с такой цепочкой. А нужно чтобы работали и программаторы и SignalTap/Chipscope (не одновременно!). Эксперимент на железе планирую сделать в ближайшее время.
Вот обсуждение - однако древнее и незаконченное http://www.edaboard.com/thread44182.html

Сообщение отредактировал Sergey_Bekrenyov - Oct 4 2011, 04:20

А смысл?
Такая компановка на плате говорит только об одном - это делают два разных разработчика.
А значит закладываются вовсю - от избыточности по интерфейсам сопряжения до использования своих вторичных источников питания (как бы чего не вышло).
Так какая разница - разъемом больше меньше

А в чем проблема? Альтеровский софт корректно работает со своими ПЛИС, независимо от того сколько и каких еще разных неизвестных девайсов натыкано в цепочке. Думаю, зайлинкс работает не хуже ; )

Один только момент неприятный есть - если цепочка на плате ну очень длинная, а интерфейсы в модуле ну очень быстрые, то могут глючить такие вещи как выгрузка сигнал тапа, к примеру. Как бороться - ставить через каждые сантиметров 20 цепочки буфера навроде 245 элемента. Речь конечно же идет о сигналах TMS/TCK/TRS, саму цепочку буферизировать не надо, там и так драйверов хватает )

p.s. Прочитал топик на едаборде, понимаю откуда ноги растут. На заре развития житага действительно проблемы были - софт допотопный, нестандартные длины и инструкции, и т.д. Кроме того, житаг - разработка альтеры, первые зайлинксы могли просто его не поддерживать, или поддерживать криво, конкуренты всетаки )

Ну ребят, вы даете!
Тестопригодное проектирование невозможно без объединения в цепочку! Проследите, чтобы ДЖИТАГ у всех микросхем в цепи был единый(по стандарту). Потом сообщу, какой предпочтительней. Сейчас не помню.... IEEE1149.1 !!!

Настанет момент применения граничного сканирования и тогда вы будете на коне!

С некоторых поря я перешел вот на такие разъемы для JTAG-ов. Таких и в самом деле можно поставить несколько и не заморачиваться с совместимостью чипов.

Если все же заморачиваться, то нужно внимательно читать про времянки сигналов и т.п. К примеру, TI умудрился выдать такой капризный JTAG к своим процессорам 6455, что потом им пришлось в errata писать отдельно, что на TCK нужно ставить специальный драйвер, который будет усиливать резкость фронтов. Нарваться на это особенно легко, если в цепочке несколько устройств, для которых ветвится TCK, или несколько разнесенных разъемов JTAG к одной JTAG-цепи приделаны.

Чтобы не было сюрпризов, можно добавить hard bypass
через 0 Ohm резисторы в параллель. А так да, можно цеплять в цепочку
что угодно, если это нормальный JTAG, а не эмуляция.

Всем спасибо.
1. Это не одна плата, а две. Делается копия одной из плат на другом производителе для нестандартных решений пользователя.
2. Доступ есть только с одной стороны (то есть с одной платы)
3. Про JTAG, Altera и Xilinx - спасибо порадовали

Вопрос вдогонку - может ли работать SignalTap одновременно в двух чипах (в одной цепочке)? Ничего не понял как включить.

Вопрос снят - запустил 2 сигналтапа, выбрал для каждого свой чип в цепочке. Сначала не заработало, потому что в одном из сигналтапов "завис" бластер. Переподключил физически бластер, зашел в хардваре сетап

Сообщение отредактировал Sergey_Bekrenyov - Oct 4 2011, 15:28