То, что АЦП напрямую от тактового- это понятно. Но ведь FPGA тоже работает с этой же тактовой частотой - или напрямую, или через zero delay clock distribution, или от АЦП по его готовности данных. Так вот, сделайте так, чтобы эти два сигнала имели разную частоту. Или разорвите цепи тактирования, или поменяйте дизайн FPGA. Например берите только каждую третью выборку (в 3 раза понизьте частоту ядра FPGA). Если помехи останутся на частоте АЦП- то проблема в нем или около него. Если в три раза уменьшится и частота помех- то это FPGA влияет на АЦП. Конечно, перед просмотром спектра надо незабыть добавить нули вместо пропущенных выборок.

Смотрим вход не прошивая FPGA, т.е влияние ПЛИС исключено.

Т.е отдельным скопом смотрите, а не считываете с АЦП? Так там и будут подобные иглы (треугольники)- это результат работы УВХ АЦП. Только они никак не влияют на результат преобразования, если правильно спроектирован фильтр перед АЦП, т.к к моменту выключения УВХ переходный процесс должен закончится.
Почитайте аппликухи по АЦП с подобной архитектурой- там описано, как меняется импеданс входа ацп в процеесе работы УВХ. Это и определяет параметры RC цепи между буфером и АЦП,

шумы по питанию таки остались 100 мВ ? должны быть в 10(и больше) раз меньше минимум
кстати где-тов шите это написано

Так и сделали. Последовательно с выходами АЦП, разорвали дорожки и поставили резисторы 39 Ом. Правда, по каждому разряду резистор находится на разном удалении от микросхемы АЦП (из-за высокой плотности дорожек). Картина на выходе АЦП совсем испортилась. Скрины привожу далее. В чем может быть проблема?

Сообщение отредактировал Art55555 - Oct 12 2011, 10:18

Насчет того, что резисторы на разном расстоянии, думаю, не страшно. Расстояния маленькие.
Картина АЦП... А после усилителя LTC6400 (там их несколько вариантов есть) сигнал смотрели? Не возбуждается ли? Или ловит помехи (вплоть до эфирного радио и др.). В экран бы его. Осциллографом с широкой полосой надо смотреть, а то и не увидите. Там еще у LTC выходы разные есть, и конденсаторы, индуктивности между выходами. Всуньте емкий конденсатор, для проверки.

И еще одна мысль меня посетила, удивляюсь, что до сих пор не высказанная. А вы уверены, что ваша ПЛИС работает, как положено? Что выдерживаются все требования к временам предустановки и удержания сигналов данных с АЦП по отношению к тактовым сигналам?

Смотрим осциллографом непосредственно перед АЦП - картина нормальная, спектр хороший. Сигнал всячески зафильтровали как могли. И ёмкий кондёр между выходами тоже стоит..
А вот по поводу выдерживания требований к временам предустановки - вопрос хороший. Частота работы АЦП (такт, подаваемый с генератора на АЦП) - 100 МГц, эту же частоту микросхема АЦП транслирует на сервисную (энергонезависимую ) ПЛИС, а она, в свою очередь, тактирует ПЛИС, занимающейся приёмом данных с АЦП. ПЛИС обработки работет следующим образом - по тактовому сигналу, получаемому с сервисной ПЛИС, просто защёлкиваются данные в переменную, после чего, дальше передаются в работу.
То есть схема такта следующая: генератор- АЦП- сервисная ПЛИС- ПЛИС обработки. А схема данных - АЦП - ПЛИС обработки.

Получается, что данные изменяются незадолго перед фронтом такта (на сколько незадолго, хрен знает, как в сервисной ПЛИС такты задерживаются). Нехорошо. Лучше бы наоборот.
Для проверки можно бы попробовать инвертировать такты, защелкивающие данные. Или данные задержать в сервисной ПЛИС, или в основной. Или внутри основной ПЛИС сделать свой тактовый сигнал из входного, на ФАПЧ, со сдвигом по фазе. Как минимум, пустить такты в обход сервисной ПЛИС.

Пустить такт в обход сервисной ПЛИС не получится - так задано топологией. Движение по фронту защелкивания ничего не дало. По фазе ещё не пробовали. Интересный факт - сигнал отображается в чипскопе по -разному. 1 - при слабом сигнале просечки появляются вверху синусоиды (центральный уровень смещён немного вверх -видно на шумой дорожке без сигнала), при увеличении мощности сигнала, пробои показаны на рисунке 2, при ещё большем усилении - на рисунке 3. Может, всё-таки такой эффект из-за некорректного соединения при врезке резисторов?

Витой парой сверху пустите временно.

Да у вас, батенька, порядок бит попутан в цифровой части. Смотрите код ПЛИС внимательно.

Резисторы и прозвонить можно. Может, где-то сцепились, где-то не запаялись. Проводочками можно закоротить на время, если "стало хуже, чем было". Я из провода МГШВ отрываю по волосинке.
Возбуждение или шум высокочастотный - тоже возможно. Но если фильтром подавили, то, вроде, не должно проявляться.
Помимо защелкивания данных во входных регистрах есть еще и дальше пути, запись в память или что там есть. По всему пути прохождения данных нужно смотреть зазоры и перекосы. Могу предположить, что пути для старших 8-ми битов и для младших 8-ми отличаются.
А вы проверьте все на более низкой тактовой частоте!
А ПЛИС какая?

1) прошивка ПЛИС правильная, сразу работаем на 2 платах, на второй (та, что без впайки резюков - такой картины нет, просто шумы и сигнал), а вот то, что в процессе монтажа перемкнулось - очень может быть, буде смотреть внимательнее.
2) Такт в обход, к сожалению, не получится, БГА плюс по внутреннему слою...
3) Работа на низкой частоте и показана на рисунках. На высокой таких подробностей, увы, не так заметны были. 200 или 300 килогерц...
4) ПЛИС Xilinx LX25

Я имел в виду низкую тактовую частоту, АЦП, ПЛИС. Вместо 100 MHz подать 20 MHz, например. При правильном синхронном дизайне ПЛИС всё должно бы работать.