Добрый день, народ.

Закончил свою первую работу - модулятор ЧМ2.
Код написан на VHDL.
Подскажите, пожалуйста, что можно было сделать лучше, оптимальней, чтобы лучше работало. Чувствую, что сделал все очень коряво
на вход clk подается clock, на вход reset - информационные биты. Все в формате boolean. Ну и выход в формате integer.

 fsk_modulator.vhd ( 1.21 килобайт ) Кол-во скачиваний: 237

Код не видел пока. Вопрос: фаза формируемого сигнала непрерывная? Если нет, то имеет смысл переделать. Если непрерывная, то может пуcть работает?

Что это такое?

фаза непрерывная.



Забыл из кода комменты убрать лишние. Идея тут в том, что я накапливаю переменную c_clk определенное количество тактов clk при reset=0 и другое количество тактов, если reset=1. так и формирую разные частоты - с разной скоростью беру отсчеты из массива значений синуса.


Посмотрел еще раз код повнимательнее. Лишний раз обнуляю c_clk. Исправил. теперь вот так:



Сообщение отредактировал keeka - Oct 14 2011, 08:01

а "rising_edge(clk)" где у Вас? В моделсиме Ваш процесс будет запускаться по кождомфронту сигнала clk, а вот синтезатор выдаст ошибку при компиляции.

Там по rising_edge ранее запускалась команда считывании отсчета из таблицы, а теперь я это делаю по сигналу c_clk, накапливая его.
Приложил тестбенч, заодно и модуль. В Isim работает.

 fsk_modulator.vhd ( 1.02 килобайт ) Кол-во скачиваний: 158


 tb_fsk_modulator.vhd ( 1.05 килобайт ) Кол-во скачиваний: 128

У Вас сигнал clk стоит в списке чуствительности процесса, а в самом процессе этот сигнал ни как не используется, это обязательно приведет к тому, что результаты симуляции будут не верные.

Чтобы враги не догадались?

Поясните или дайте ссылку, пожалуйста, где почитать об этом случае.



Раскусил

Самое главное, надо определится c назначением этой первой работы:
1) если надо нарисовать в ISIM временную диаграмму - то вы цели достигли.
2) если надо в качестве отчёта о прослушанных лекциях по VHDL написать и сдать преподу код - то
на "два с плюсом" или м.б. на "три с двумя минусами" вы чего-то понаписали в соответствии со стандартом.
3) и самый плохой вариант если надо реализовать это в ПЛИС и получить работающую прошивку - ISE там вас сразу пошлёт нахрен, потому что, то что у вас написано при синтезе в железо даст совершенно не то, что вы хотели. Если вы хотите работать с железом - то вам очень нужно читать книжки по цифровой смехотехнике (триггеры, логика, синхронные счётчики, регистры, мультиплексоры, дешифраторы и т.д.) и книжки (даташиты) про внутреннее устройство ПЛИС, а уже потом снова брать в руки HDL. Ошибка не в коде, который у вас успешно симулируется - ошибка у вас в голове и её в двух словах без базовых знаний не опишешь.

Ну, идею я понял, спасибо за комментарий.
Хотя было бы больше конкретики, мне было бы проще в тоннах литературы найти то, что нужно.

Назначение работы:начинающий самоучка разработчик алгоритмов пытается что-то делать

Сообщение отредактировал keeka - Oct 17 2011, 04:51

Если Вы не знаете что такое тригер, счетчик, сдвиговый регистр и т.д., то сночало ситайте любой учебник "Цифровая схемотехника". Если уже знаете, но откройте любой учебник по VHDL и найдите как эти элементы описываются при помощи этого языка.
На форуме ссылок на литературу полно. Удачи.

опасаюсь гнева сообщества Ж, но позволю все-таки высказать крамольную мысль - разработчику алгоритмов не обязательно читать даташиты на ПЛИС и о триггере можно иметь самое общее представление.
по крайней мере я знаю таких профессионалов, которые пишут годный код для сложных алгоритмов

из документации нужно посмотреть RTL или synthesis coding style
это можно либо считать как набор шаблонов и наполнять их смыслом, либо разобраться с тем, что же эти шаблоны представляют на физическом уровне

можно (и по-моему нужно) взять тулы (synplify или precision) для синтеза и скормить им код - по отчетам разбираться и смотреть доки/хелпы

Ну собственно человек прочитал ваши мысли + книжку про VHDL, и разработал "алгоритм", который успешно симулируется.

А я, например, не читал не одной книжки про VHDL и даже не знаю толком его синтаксис (пользуюсь CTRL+С CTRL+V и готовыми шаблонами конструкций из ISE). В симулятор заглядываю крайне редко, в основном чтобы потестить сторонние модули. Однако, прошивки на VHDL пишу регулярно - и всё работает в железе. Плюс могу ещё бонусом к прошивке принципиальную схему и печатную плату разработать с каким-нибудь Virtex6 и АЦП на 1GSPS.

Мне на самом деле очень интересна тема автоматической генерации HDL-кода.
Скажем, разработчик алгоритмов создал модель, к примеру в матлабе, отладил ее, а дальше HDL-Coder матлабовский генерит код, а разработчик уже отлаживает его вручную.
Там же по сути можно код генерить для конкретной ПЛИС, в составе конкретной отладочной платы. Я давно занимаюсь этим вопросом, но пока не вдавался глубоко именно в реализацию в ПЛИС, больше разбирался, каким образом можно генерить код.

Как считаете, такой метод разработки заслуживает жизни? Или прошивки, полученные таким путем на порядок медленнее и объемнее написанных вручную?

По сути ведь если идеализировать такую ситуацию, разработчику вообще не обязательно уметь программировать.

Сообщение отредактировал keeka - Oct 18 2011, 12:23