Цитата(3.14 @ May 2 2006, 21:50)

Видимо там 65МГц генератор, на постом стартере 50.
Я детально не ковырялся, но на теперешней плате Spartan3-400, система разводится на 80МГц. Тут сильно от периферии зависит (как написана), например на ранних стадиях экспериментов с микроблейзом я разгонял систему и до 100МГц. К тому же никто не мешает на все это хозяйство PlanAhead натравить ...
Генератор у меня на столе 50MHz, но уменя есть подозрение что CPU работает на 66MHz.
# System clock frequency: 66.666667 MHz
Ещо у меня есть вопрос как ролучить соурс от EDK Ethernet корки, соурс лицензия имеется???
Проектном подкатологе только пишется крыптованные VHDL фаилы.
Запуск uCLinux мой первый эксперимент c FPGA
# Created by Base System Builder Wizard for Xilinx EDK 8.1.01 Build EDK_I.19.5
# Fri Apr 14 00:30:24 2006
# Target Board: Xilinx Spartan-3E Starter Board Rev D
# Family: spartan3e
# Device: XC3S500e
# Package: FG320
# Speed Grade: -4
# Processor: Microblaze
# System clock frequency: 66.666667 MHz
# Debug interface: On-Chip HW Debug Module
# Data Cache: 8 KB
# Instruction Cache: 2 KB
# On Chip Memory : 8 KB
# Total Off Chip Memory : 48 MB
# - FLASH_16Mx8 = 16 MB
# - DDR_SDRAM_32Mx16 = 32 MB