Я начинающий разработчик на пЛИС.
Есть такой проект на OpenCOREs: http://opencores.org/project,udp_ip_stack - стек TCP/IP.
Test Bench там адаптирован под Virtex ML605. Мне хотелось бы его реализовать на Spartan SP601. Syntethise само собой у меня прошел нормально, а вот Implementation захлебнулся из-за ucf-файла под ML605.
Внимание вопрос: есть ли в документах Xilinx схема FPGA Pin для адаптации I/O Constraints для SP601? Типа, я посмотрел доки на платы SP601 и ML605, но ничего не нашел. Наиболее, наверное, приближены документы Hardware Guide и Constraints Guide.

Как мне выполнить эту задачу?
P.S. говорят, что если не правильно разнести по ножкам, то можно спалить ПЛИС\плату! Такое счастье возможно?