DBPSK, Демодуляция и детектирование Опции

[PavPro]

Добрго времени суток всем.
Прошу помощи у специалистов по ЦОС.
Имеется следующая задача: необходимо демодулировать сигнал с дифференциальной фазовой модуляцией. Скорость передачи данных 64 кбит/c.
Структурная схема приемной части (точнее той части приемника, которая производит цифровую обработку сигнала) приведена ниже.
Сигнал ПЧ (в моем случае fz=10,7 МГц) оцифровывается с частотой дискретизации fd = 8,56 МГц.
Затем оцифрованный сигнал ПЧ-подается на синфазно-квадратурный смеситель и переносится на нулевую частоту.
Далее осуществляется канальная фильтрация и децимация при помощи CIC-фильтра(кол-во каскадов 6, дифф. задержка 1, коэфф. прореживания 32). На выходе данного фильтра имеем уже частоту дискретизации соответственно 267,5 кГц. За CIC-фильтром стоит компенсирующий КИХ-фильтр который осуществляет прореживание еще в два раза. Таким образом полезный сигнал подается на детектор с частотой дискретизации 133,75 кГц. Детектор сравнивает текущий отсчет символа с предыдущим. Знак комплексной экспоненты и есть исходная информационная последовательность.
В принципе данный алгоритм работает, но существуют определенные зоны информационной последовательности, где происходит ложная инверсия принятого символа (бита).
Хотелось бы разобраться в причинах некоректной работы данной схемы. Есть несколько догадок что может вызывать такой эффект, но может быть кто-то сталкивался уже с подобным.
Снятые осциллограммы исходной и принятой последовательности приведены ниже.
Заранее благодарен.

Эскизы прикрепленных изображений

 

[litv]

снято на реальном устройстве? Подстройка частоты нужна.

[Serg76]

Схема диффдекодера неправильная

[PavPro]

снято на реальном устройстве? Подстройка частоты нужна.

Да снималось, на реальном устройстве.
Методика следующая: кодируемая последовательность подавалась на внешний модулирующий вход генератора. Несущая частота генератора 10,7 МГц.
С генератора сигнал оцифровывался и загонялся в ПЛИС.

Схема диффдекодера неправильная

А в чем ошибка? Данный детектор был взят из книги Скляра. Своего ничего не мудрил. Единственное что я не стал делать, это усредняющий интегратор. Причина по которой я не стал этого делать: в моем случае частота отсчетов сигнала поступающего на детектор чуть больше чем скорость передачи сообщения 2*64 кбит/с. Есть ли смысл усреднять два отсчета.
Одна из причин кстати и может заключаться в отсутствии интегратора и слишком высоком коэфф. децимации?
Так ли это?

[Serg76]

Зачем Вам для бинарной PSK две задержки в каждом подканале?

[PavPro]

Зачем Вам для бинарной PSK две задержки в каждом подканале?

Если я все правильно понял, что не факт, то детектор DBPSK - работает след. образом: текущий сивол, именно символ а не отсчет, сравнивается с предыдущим. На основе этого сравнения и происходит принятие решения. Так как частота отсчетов составляет 133,75 кГц, а символьная скорость 64 кбит/с, то я соответсвенно и делаю задержку на два такта.
Если это не так, то прошу Вас объяснить мне данный момент.
Спасибо.

[Serg76]

ха, ну тогда все ясно. Как же Вы получите правильный поток, если у вас дробное число отсчетов на символ? Понятное дело, что через определенное число отсчетов у вас накопится ошибка по фазе тактов и получится сбой в декодируемом потоке. Меняйте интерполятор или добавляйте еще один, чтобы получить целое число отсчетов на символ. Кроме того, оценку надо производить не по одному отсчету в символе, а по всем, таким образом чтобы на решающее устройство поступала уже интегральная оценка энергии символа, а не ее часть, чтобы не терять в помехоустойчивости.

[PavPro]

ха, ну тогда все ясно. Как же Вы получите правильный поток, если у вас дробное число отсчетов на символ? Понятное дело, что через определенное число отсчетов у вас накопится ошибка по фазе тактов и получится сбой в декодируемом потоке. Меняйте интерполятор или добавляйте еще один, чтобы получить целое число отсчетов на символ. Кроме того, оценку надо производить не по одному отсчету в символе, а по всем, таким образом чтобы на решающее устройство поступала уже интегральная оценка энергии символа, а не ее часть, чтобы не терять в помехоустойчивости.

Спасибо Вам большое за ответ. Не подскижите еще вот какой момент?
Если я сделаю коэффициент прореживания скажем 16. Тогда на детектор будут поступать данные с частотой отсчетов 535 кГц.
Получается около 8 отсчетов на символ. Затем производить устреднение по 8 отсчетам.
Или же необходимо добиваться целой кратности отсчетов на символ?
Спасибо.

[Serg76]

Только целое число отсчетов на символ. И даже при таком условии утечки интерполятора не избежать, с чем и призвана бороться ФАПЧ по тактам.

[PavPro]

Только целое число отсчетов на символ. И даже при таком условии утечки интерполятора не избежать, с чем и призвана бороться ФАПЧ по тактам.

Спасибо Вам. Да видимо придется делать дециматор-интерполятор и полностью передсчитывать компенсирующий фильтр.

[Serg76]

Спасибо Вам. Да видимо придется делать дециматор-интерполятор и полностью передсчитывать компенсирующий фильтр.

так как у Вас уже имеется КИХ фильтр, я бы посоветовал интерполятор сделать на нем в виде полифазной структуры.

[PavPro]

так как у Вас уже имеется КИХ фильтр, я бы посоветовал интерполятор сделать на нем в виде полифазной структуры.

Добрый день. Читая литературу по вопросу децимации/интерполяции, приминительно к своей задачи имеется следующее соображение:
исходную частоту дискретизации 8,56 МГц, проредить ИГФ фильтром с коэфф. 32. Затем осуществит передескритезацию при помощи интерполятора Фарроу третьего порядка,
получив таким образом новую частоту дискретизации 512 кГц, которая будет строго кратна 8-отсчетам на информационный символ. Верен ли ход моих рассуждений, или я слишком усложняю
решение своей задачи???

[Serg76]

Добрый день. Читая литературу по вопросу децимации/интерполяции, приминительно к своей задачи имеется следующее соображение:
исходную частоту дискретизации 8,56 МГц, проредить ИГФ фильтром с коэфф. 32. Затем осуществит передескритезацию при помощи интерполятора Фарроу третьего порядка,
получив таким образом новую частоту дискретизации 512 кГц, которая будет строго кратна 8-отсчетам на информационный символ. Верен ли ход моих рассуждений, или я слишком усложняю
решение своей задачи???

может проще будет сначала децимировать в 16 раз до 535 кГц (правда не понял, что такое ИГФ????), а затем уже структурой Фарроу до 512 кГц?

[petrov]

а затем уже структурой Фарроу до 512 кГц?

может сразу до 64 или 128?

[PavPro]

может проще будет сначала децимировать в 16 раз до 535 кГц (правда не понял, что такое ИГФ????), а затем уже структурой Фарроу до 512 кГц?

ИГФ - интегратор-гребенчатый фильтр. (То же самое что и CIC-в западной терминологии).

[Serg76]

может сразу до 64 или 128?

Да можно и так, но автору я так понимаю нужно 8sps.

[PavPro]

может сразу до 64 или 128?

Извините, если я правильно понял то Вы предлагаете, на выходе Фарроу получить частоту отсчетов 64 кГц, (т. е. в моем случае один отсчет на символ)? Мне кажется так будет не совсем верно.
Если я буду иметь один отсчет на сивмвол, то я сильно буду проигровать в чувствительности. У меня была задумка усреднять восемь отсчетов и уже по результатам усреднения принимать решение о принятом символе.
Извините если, я что-то не так высказал. В этих вопросах пока не спец.

[petrov]

Извините, если я правильно понял то Вы предлагаете, на выходе Фарроу получить частоту отсчетов 64 кГц, (т. е. в моем случае один отсчет на символ)? Мне кажется так будет не совсем верно.
Если я буду иметь один отсчет на сивмвол, то я сильно буду проигровать в чувствительности. У меня была задумка усреднять восемь отсчетов и уже по результатам усреднения принимать решение о принятом символе.
Извините если, я что-то не так высказал. В этих вопросах пока не спец.

Вам нужно получить представление о символьной синхронизации, а усреднение выполняется согласованным фильтром и не важно сколько там отсчётов.

[Serg76]

2 PavPro Решающее устройство можно построить и при одном отсчете на символ, другой вопрос как Вы собираетесь проектировать остальные узлы демодулятора: ФАПЧи по тактам и несущей, в этом случае 1 sps может быть недостаточно.

Сообщение отредактировал Serg76 - Jun 29 2012, 07:06

[PavPro]

2 PavPro Решающее устройство можно построить и при одном отсчете на символ, другой вопрос как Вы собираетесь проектировать остальные узлы демодулятора: ФАПЧи по тактам и несущей, в этом случае 1 sps может быть недостаточно.

Вот и я о том же, поэтому задумка такая: 8-отсчетов на символ усреднить при помощи интегратора, а затем уже накопленную сумму подавать на решающее устройство с частотой 64 кГц. Детектор будет сравнивать предыдущию сумму с текущей и на основе этого сравнения (скажем знака) принимать решение о самом символе. Хотя может я и ошибаюсь?

[Serg76]

Вот и я о том же, поэтому задумка такая: 8-отсчетов на символ усреднить при помощи интегратора, а затем уже накопленную сумму подавать на решающее устройство с частотой 64 кГц. Детектор будет сравнивать предыдущию сумму с текущей и на основе этого сравнения (скажем знака) принимать решение о самом символе. Хотя может я и ошибаюсь?

ну хорошо, а Вы уже прикинули как будут реализованы тактовая синхронизация и по несущей? может получиться так, что 8 sps будет излишне, хотя бы с вычислительной точки зрения. просто из своей практики я больше, чем 4 sps не использовал, не было в этом необходимости.

[petrov]

с частотой 64 кГц

Вы понимаете что эти 64 кГц должна быть частота передатчика а не приёмника, иначе у вас постоянно будут символы пропускаться или лишние появляться?
На приёме вы должны восстанавливать символьную частоту передатчика или кратную ей.

[PavPro]

Вы понимаете что эти 64 кГц должна быть частота передатчика а не приёмника, иначе у вас постоянно будут символы пропускаться или лишние появляться?
На приёме вы должны восстанавливать символьную частоту передатчика или кратную ей.

Да совершенно верно, 64 кГц - частота данных идущих на модулятор передающего устройства. Видимо в моих рассуждениях что-то не так?
Попробую объяснить еще раз.
Приемник принимает исходную несущую частоту и преобразует ее на ПЧ=10,7 МГц.
Данная ПЧ оцифровывается с fдискретизации 8,56 МГц.
Затем оцифрованный сигнал я преношу на 0 ПЧ.
И на нулевой ПЧ пытаюсь восстановить исходную информационную последовательность при помощи описанного выше алгоритма.
Символьный синхронизатор это уже следующий этап.
Пока моя задача просто восстановить исходную последовательность.
Прошу меня поправить если я что-то коряво изложил.

[Serg76]

Символьный синхронизатор это уже следующий этап.
Пока моя задача просто восстановить исходную последовательность.

Ну а как Вы ее восстановите, Вы даже не будете знать границы начала и/или конца символов?

[PavPro]

Ну а как Вы ее восстановите, Вы даже не будете знать границы начала и/или конца символов?

Накапливая 8 отсчетов на символ, и сравнивая текущее значение суммы с предыдущим, можно как я полагаю сделать вывод о том, принимается символ с той же фазой что и предыдущий, или произошла инверсия фазы.
Осциллограмы которые приведены в начале поста, были получены именно так. Причем эти осцилограммы получены с реального макета, а не методом моделирования.
Может Вы мне, укажите что конкретно в моих рассуждениях не так?

[petrov]

текущее значение суммы с предыдущим

Вот это текущее значение на символьном интервале и предыдущее на предыдущем символьном интервале должно быть по фазе не с местным генератором синхронизировано а с генератором передатчика.

[Serg76]

Накапливая 8 отсчетов на символ

Каким образом решающее устройство будет знать с какого момента (отсчета) начинать накопление? За это и отвечает тактовая синхронизация, кроме того, еще надо устранить начальное смещение фазы во всех отсчетах.

Сообщение отредактировал Serg76 - Jun 29 2012, 08:17

[PavPro]

Каким образом решающее устройство будет знать с какого момента (отсчета) начинать накопление? За это и отвечает тактовая синхронизация, кроме того, еще надо устранить начальное смещение фазы во всех отсчетах.

На структурной схеме DBPSK-модулятора ( http://dspsys.org/dsparticles/26-dbpskdemod) видно, что схема символьной синхронизации стоит после детектора. Т.е. символьный синхронизатор осуществляет временную привязку каждого символа, после того как восстановлена двоичная последовательность (некий поток нулей и единиц). Кстати насколько я понимаю, одна из задач скремблирования, заключается в том чтобы избегать длинных последовательностей нулей или единиц при которых сбивается работа символьного синхронизатора.
Как я могу восстановить синхронизацию не имея восстановленной двоичной последовательности мне непонятно?
Приемник ведь ничего незнает о текущем символе. Он может быть даже включенным в момент середины передачи какого -либо символа.

[Serg76]

На структурной схеме DBPSK-модулятора ( http://dspsys.org/dsparticles/26-dbpskdemod) видно, что схема символьной синхронизации стоит после детектора. Т.е. символьный синхронизатор осуществляет временную привязку каждого символа, после того как восстановлена двоичная последовательность (некий поток нулей и единиц).

По-моему, эта схема синхронизации не имеет никакого отношения к системе тактовой синхронизации демодулятора. На самом деле при потактной работе демодулятора все системы тоже вырабатывают свои решения и ошибки на каждом символьном интервале. Другой вопрос, что системы могут работать независимо (автономно) друг от друга и для подстройки использовать каждый свой детектор.

Кстати насколько я понимаю, одна из задач скремблирования, заключается в том чтобы избегать длинных последовательностей нулей или единиц при которых сбивается работа символьного синхронизатора.

да, это действительно так.

Как я могу восстановить синхронизацию не имея восстановленной двоичной последовательности мне непонятно?
Приемник ведь ничего незнает о текущем символе. Он может быть даже включенным в момент середины передачи какого -либо символа.

Ну разные есть схемы, некоторые из них используют обратную связь по решению (feedback), некоторые используют так называемую связь "вперед" (feedforward).

[petrov]

На структурной схеме DBPSK-модулятора ( http://dspsys.org/dsparticles/26-dbpskdemod) видно, что схема символьной синхронизации стоит после детектора. Т.е. символьный синхронизатор осуществляет временную привязку каждого символа, после того как восстановлена двоичная последовательность (некий поток нулей и единиц).

Ну достаточно безграмотная схема в статье.

Как я могу восстановить синхронизацию не имея восстановленной двоичной последовательности мне непонятно?

Вот как раз этим и нужно заняться, всё с точность до наоборот чтобы восстановить последовательность нужна схема символьной синхронизации. Про схему Гарднера(Gardner) почитайте например. Ориентируйтесь и на англоязычные статьи. Сделать интерполятор Фарроу и не управлять им для точной синхронизации просто бестолково как-то.

Почитайте ещё про согласованную фильтрацию, про фильтр с частотной характеристикой корень из приподнятого косинуса.

[PavPro]

По-моему, эта схема синхронизации не имеет никакого отношения к системе тактовой синхронизации демодулятора. На самом деле при потактной работе демодулятора все системы тоже вырабатывают свои решения и ошибки на каждом символьном интервале. Другой вопрос, что системы могут работать независимо (автономно) друг от друга и для подстройки использовать каждый свой детектор.


да, это действительно так.


Ну разные есть схемы, некоторые из них используют обратную связь по решению (feedback), некоторые используют так называемую связь "вперед" (feedforward).

Как я понимаю, в схеме приведенной выше используется символьная синхронизация осуществляющая, обратную связь по решению? Именно такой синхронизатор я и собираюсь использовать для своей задачи. Т.е. синхронизатор который работает по фронтам восттановленной последовательности.
Есть еще несколько вопросов по интерполятору Фарроу cхема которого взята http://www.dsplib.ru/content/farrow/farrow.html:
1. Правильно ли я понял, что все вычисления внутри фильтра проводятся с исходной частотой дискретизации входного сигнала y(n);
2. На выходе крайнего сумматора должен стоять регистр работающий уже на частоте которая нужна пользователю.
3. Величина x - константой или она также динамически изменяется? С x (заначение по времени) больше всего непоняток.
4. Пока никак немогу сообразить как эта величина будет фигурировать в моем случае.

Ну достаточно безграмотная схема в статье.



Вот как раз этим и нужно заняться, всё с точность до наоборот чтобы восстановить последовательность нужна схема символьной синхронизации. Про схему Гарднера(Gardner) почитайте например. Ориентируйтесь и на англоязычные статьи. Сделать интерполятор Фарроу и не управлять им для точной синхронизации просто бестолково как-то.

Почитайте ещё про согласованную фильтрацию, про фильтр с частотной характеристикой корень из приподнятого косинуса.

Да, спасибо Вам большое буду разбираться. Надо взять таймаут.

[petrov]

1. Правильно ли я понял, что все вычисления внутри фильтра проводятся с исходной частотой дискретизации входного сигнала y(n);

2. На выходе крайнего сумматора должен стоять регистр работающий уже на частоте которая нужна пользователю.

Вычисления нужно проводить на выходной частоте, на входной только линия задержки с отводами работает.

3. Величина x - константой или она также динамически изменяется? С x (заначение по времени) больше всего непоняток.
4. Пока никак немогу сообразить как эта величина будет фигурировать в моем случае.

Например по обратной связи с детектора временной ошибки Гарднера через петлевой фильтр и NCO, c NCO будет x браться.

Гляньте модельки симулинковские, помогает проверено

http://electronix.ru/forum/index.php?showtopic=23652

[PavPro]

Вычисления нужно проводить на выходной частоте, на входной только линия задержки с отводами работает.




Например по обратной связи с детектора временной ошибки Гарднера через петлевой фильтр и NCO, c NCO будет x браться.

Гляньте модельки симулинковские, помогает проверено

http://electronix.ru/forum/index.php?showtopic=23652

Спасибо Вам большое обязательно гляну.

[PavPro]

День добрый. Разбираясь с вопросами синхронизации, есть несколько непонятных моментов касающихся в частности расчета коэффициентов цифровой ФАПЧ.
В книге Незами приводятся такие строки для расчета коэффициентов Kp и Ki:
Using a first order loop digital filter in (3-24), the transfer function becomes the
well-known standard of a second order discrete control loop given by: (далее идут формулы расчета),
за котрыми следует такая фраза
where Ko is the NCO gain or radians sec-1 units-1 in the digital domain, Kd is the phase
detector gain in volts/ radians in the analog domain.
Что такое коэфф. K0 мне понятно. Приминительно к NCO это отношение частоты дискретизации к разрядности аккумулятора фазы.
Затем в формулах фигурирует величина коэфф. детектора. Но у господина Незами эта величина отнесена к аналоговому домену и измеряется в вольтах/рад, как
для линейной ФАПЧ. В связи с этим у меня возникает вопрос о каких вольтах может идти речь, если ФАПЧ цифровая??? В качестве фазового детектора используется
умножитель определенной разрядности.
Заранее благодарен всем кто поможет разобраться с величиной Kd - приминительно к цифровому контуру ФАПЧ.