Синхронная внешняя шина, LPC1778+FPGA Опции

[Vitaliy_ARM]

По интерфейсу внешней шины к микроконтроллеру подключена FPGA. Шина позволяет работать с динамической памятью SDRAM, которая синхронная.
Подскажите, существует ли возможность настроить внешнюю шину этого контроллера, чтобы сигналы WE и OE выдавались на шину с некоторым тактовым сигналом.
Т.е. нужны ADDR, DATA, OE, WE и некий CLK.???

[Altemir]

А тактовый сигнал с контроллера нельзя подать? Например, с CLKOUT. Думаю, всё-равно указанные выше сигналы привязаны к оной.

[Vitaliy_ARM]

А тактовый сигнал с контроллера нельзя подать? Например, с CLKOUT. Думаю, всё-равно указанные выше сигналы привязаны к оной.

Отличная идея, жаль не смогу так сделать. CLKOUT не выведена на поверхность. Выведен EMC_CLK0. Может есть возможность его использовать без сигналов RAS, CAS, и т.п?

[Altemir]

В этом не подскажу, но можно сконфигурировать EMC под ваши нужды и попробовать глянуть осциллографом, что на линии EMC_CLK0. Вот только не знаю, присутствует ли этот сигнал постоянно

[Vitaliy_ARM]

В этом не подскажу, но можно сконфигурировать EMC под ваши нужды и попробовать глянуть осциллографом, что на линии EMC_CLK0. Вот только не знаю, присутствует ли этот сигнал постоянно

Провел несколько экспериментов и не совсем понял, когда там появляется сигнал. Постоянно его там нет. В итоге решил задачу по-другому. Плис тактируется от 120 МГц и этой частоты было достаточно, чтобы написать контроллер асинхронной памяти в ПЛИС. Таким образом я получил максимальную скорость обмена 10 мегабайт в секунду по 16-битной шине и меня это устроило.
Спасибо за помощь.

[SII]

Вроде как встречал в контроллере памяти в LPC1788 битик, который указывает выводить синхронизацию памяти всегда, а не только во время выполнения операций. Но врать не буду -- точно не помню.