Не могу задать толщину проводника в Constraint Manager для всей платы Опции

[BlackPrapor]

При попытке изменить ширину линии выскакивает сообщение

MIN_LINE_WIDTH cannot be set directly in Designs.

В чём может быть проблема?

SP16.3

[Anatoly Sergeev]

Вы попытались назначить ограничения на уровне проекта, но это не верно. Для этого существуют так называемые наборы из правил, в вашем случае это PCSet - Physical Constraint Set. Перейдите в домен Physical, там откройте директорию Physical Constraint Set. В появившейся таблице справа в первом столбце нажмите правую кнопку мыши и выберите Create - Physical CSet. У вас появится новый набор. Для него укажите физические ограничения. которые вам нужны. Далее перейдите в директорию Net - All Layers. В столбце Referenced Physycal CSet из выпадающего списка выберите только что созданный набор для одной, нескольких или всех цепей. Выбираете первую цепь, зажимаете Shift, последнюю цепь в списке и выбираете в списке нужный вам PCSet.

[Uree]

Не совсем понятно где Вы пытаетесь задать этот самый MIN_LINE_WIDTH.
А создавать новый PCS не обязательно, там всегда есть Default и в первую очередь задавать ограничения нужно в нем. А дальше уже всякие частные случаи можно описывать.

[BlackPrapor]

Делаю по книге Mitzner а
Именно:
Constraint Manager -> Physical ->Net -> All Layers
Cset -- DEFAULT

[Uree]

Т.е. зайти в СМ, Physical -> Physical Constraint Set -> All Layers, ткнутся в ячейку



и вписать туда новую ширину:



не получается?

ЗЫ Не в Net, а в Physical Constraint Set надо бы задавать. Если конечно не хотите для каждой цепи определять ширину индивидуально...
В Net удобно выбирать для цепи/диффпары/класса/группы/пин-пары уже определенный ранее констрейн-сет.

[BlackPrapor]

Нет я выбирал: папка Net подпапка All Layers
просто в книге написано, "ткните в иконку All Layer находящуюся в папке Net"
думал что если выбрать самую верхнюю строку то можно поменять для всего дизайна сразу
Вообще, мудрено шибко все...

[Uree]

А, там не даст конечно Там поле для чтения только.
Просто есть такой момент - Аллегро поддерживает связки из нескольких дизайнов. Не особо это просто, но как-то возможно. Вот при такой связке в СМ может быть не один DSN, и не один набор PCS, а несколько, каждый для своего DSN. Так что строка DSN - это просто указатель на дизайн, для которого определены следующие за ним PCS.

UPD
Да не то, чтобы мудрено... Как по мне, то текстовые правила в АД куда хуже для понимания и обозрения "в целом". Тут по крайней мере таблица в которой можно увидеть общую картину правил, определенных в дизайне.

В общем идея такая: есть разделы (Electrical, Physical, Spacing, Same Net Spacing), в них подразделы. В верхнем подразделе, со словами xxx Constraint Set задаются собственно правила-констрейны, причем базовым является правило Default и оно существует с самого начала и во всех разделах. В остальных разделах содержатся цепи/пары/классы/группы/регионы и т.п., для которых нужно просто выбирать соответствующий, заранее определенный Constraint Set. Плюс можно уже на этом уровне надписывать констрейны, хотя реально это достаточно редко необходимо.

Это если вкратце.

[BlackPrapor]

Идею я понял сразу, а вот с тем, в какую папку или подпапку конретно тыкаться в том или ином случае, чтобы задать то или иное правило, пока проблема.

[Uree]

Electrical - все правила для Hi-Speed проектирования: топологии цепей, длины(общие, пин-пин и т.д.), ограничения по переходным(макс. кол-во, равенство кол-ва переходных в цепях класса-группы), фазовые разницы в диффпарах, группы выравниваний, параметры сигналов, бегающих по плате и т.д.
Physical - размеры элементов платы, трасс и диффпар, используемые переходные, допустимые слои и разрешенные типы соединений.
Spacing - понятно, зазоры, между всем и всем, для разных цепей.
Same Net Spacing - те же зазоры, но между элементами одной цепи(я например всегда задаю здесь зазор между СМД-падом и переходным отверстием, причем в районе 0.05мм, чтобы переходное не наезжало на пад, но при этом было максимально близко).

[BlackPrapor]

Вот в этом и загвоздка, чем Spacing отличается от Physical, то есть в чем принципиальная разница между шириной проводника и зазором между проводниками? И то, и то есть физические параметр геометрии, с другой стороны оно же влияет и на электрические свойства (скажем волновое сопротивление), почему то гда не в разделе Electrical, опят же, длина проводника есть физическая величина, но влияет и на "электрические" свойства компонента. Вот такая вот головоломка и приводит пока в тупик. Понимаю, что так вот решили создатели пакета, все равно как то нужно было разделить, но их логика пока мне не ясна. Думаю, вопрос привычки. а Вам все равно спасибо.

Кстати, в ролике на ютьюбе, в книге и на Вашем скриншоте, в случае, если тыкнутся в папку Physical-> Net->All Layers
Отображаются все цепи платы. То есть строки с типом Net и Objects, содержащему название конкретной цепи. У менея же видна только строка с одним объектом типа Dsn и названием моего проекта. Почему могут не присутствовать цепи? Изначально их там нет, после всасывания нетлиста? В книге и ролике они были туда введены принудительно?

[BlackPrapor]

Проблема решена, была кривая версия Allegro.