Здравствуйте.
Есть процессор OMAP3530. необходимо осуществить подключение с помощью McBSP к шине IOM-2. Однако для работы с шиной IOM-2 необходимо генерировать CLK с частотой 4.096Mhz и Frame Sync с частотой 8Khz
(через каждые 512 тактов ). Для этого я подключил к входу McBSP_CLKS генератор с частотой 8.192Mhz и установил делитель SRGR1_CLKDV=3.
такты генерируются нормально, но когда данные выдаются из McBSP3_DX видно что CLK сбиваются. Причем сбиваются когда происходит переход из Hi level в Low Level. см. картинку.
Почему так происходит и возможно ли осуществлять передачу с частотой 4.096 Mhz. Делителем такую частоту не подобрать.
Эскизы прикрепленных изображений