ZYNQ, вопрос Опции

[Kuzmi4]

Здравствуйте.

С некоторых пор работаю с ZYNQ, ХC7Z020 (на ZC702). Возмущения по поводу качественных "объяснялок" упущу. И перейду сразу к сути вопроса:
На сколько я понял симуляция сборки PS+PL возможна только в связке [ZC702 Board]+[ISim Simulator]. Это мягко говоря немного некрасиво (на мой взгляд). Нет ли каких обходных манёвров, чтоб отладить систему (кроме ChipScope конечно)? DLL-ка какая для Modelsim-а, или какой другой метод...

[Mad_max]

На сколько я понял симуляция сборки PS+PL возможна только в связке [ZC702 Board]+[ISim Simulator]. Это мягко говоря немного некрасиво (на мой взгляд).

ISim Simulator, на мой взгляд, уже само по себе не красиво.
Но правильно ли я Вас понял, что Вы подразумеваете co-simulation?
И не уж-то xilinx предлагает это делать в ISim?

[Kuzmi4]

2 Mad_max
да, правильно - Xilinx предлогает желающим просимулировать всё в куче использовать xapp744:

Zynq-7000 AP SoC HIL technology is a technique that simulates, debugs, and test both the PS
and the PL portions of a Zynq-7000 AP SoC design. All of the AXI-based IP connected to the
PS through the master/slave general purpose (GP), high performance (HP), or auxiliary
coherency port (ACP) can be simulated in ISim, while the PS is simulated in the hardware (the
ZC702 board)...

Хотел бы указать самые "занимательные места" но там весь документ "занимательный"....

Вот я и интересуюсь у людей, кто уже поработал с этой платформой - как они решали вопрос симуляции всего в куче (неужто так как написано в xapp744??)??

Пока реально для себя вижу такой выход: отлаживать логику в симуляторе до последнего, а потом вставлять чипскоп, писать внимательно прогу и смотреть как оно там на шине бегает. Немного изврат конечно, но другого выходя пока не вижу.
Я просто это всё к чему - уже больше полугода можно щупать ZC702, скоро уже можно и камни заказывать не ES, а нормального test-environment для отладки всего барахла я не вижу.
Возникает (и крепнет) желание закинуть это чЮдо в долгий ящик и дождаться такого же от Altera.. Кстати, никто не в курсе, когда девкит от Alter-ы можно пощупать будет?

[Stewart Little]

Кстати, никто не в курсе, когда девкит от Alter-ы можно пощупать будет?

Ну, строго говоря, инженерные образцы Cyclone V SoC тоже уже есть.
И с отладочной платой я тоже уже поигрался
Даже фотка есть, правда на телефоне и в потемках - завтра скачаю, могу запостить

Официальная информация следующая:

Cyclone V SoC ES будут доступны для поставок в марте, а первые серийные чипы - в конце второго квартала (~ май).

Отладочные наборы с ES'кой будут доступны в апреле.
Кстати, заказы на эти отладочные наборы Altera уже принимает.
Я себе такой уже заказал Ждем-с

Отладочные наборы с серийной микросхемой должны быть где-то в мае-июне.

О доступности средств разработки - ARM DS-5 Altera Edition:
- customer beta : март;
- релиз : апрель (вместе с отладочным набором).
Лицензию для ARM DS-5 Altera Edition надо запрашивать через ARM по серийному номеру отладочного набора (ну или действовать русским народным способом ).

[Kuzmi4]

2 Stewart Little
благодарствую за информацию а не подскажете где можно посмотреть на то, что этот кит из себя представляет (периферия, память и т.д)?

[Stewart Little]

а не подскажете где можно посмотреть на то, что этот кит из себя представляет (периферия, память и т.д)?

Пока информация только самая общая. Могу поделиться приватно.

[gosu-art]

ХC7Z020 стоит в районе 300$ оно и понятно PL там не хилая стоит, а сколько будет стоить ХC7Z010, хотя бы примерно, ну и на СV soc младший тоже цену было интересно бы узнать. Можно в личку

[Kuzmi4]

2 gosu-art
а где вы видели цифру 300$ ?

[gosu-art]

Мне на работе сказали сам не проверял. У вас есть другая информация?

[Kuzmi4]

2 gosu-art
сейчас 180 баксов, ES в 484-корпусе, в Европе. При заказе большой партии - цены ещё ниже, но ессно никто не будет ES заказывать, потому ждём-с....

[Stewart Little]

ну и на СV soc младший тоже цену было интересно бы узнать. Можно в личку

В отличии от цинка, у Альтеры объявлен вариант SoC с одноядерным процессорным блоком. Из всего семейства это будет самым дешевым вариантом.
По поводу конкретных цифирей можно поговорить, но у Альтеры сейчас все цены фактически договорные.
Поэтому не имеет смысла говорить только о "розничных ценах"
Но можно будет, например, назвать "вилку" - минимальная vs розничная цена Причем разница между ними может быть в разы
За конкретикой - в личку.

Вот, как обещал - фотка альтеровского кита, мы на нем Linux запускали. К нему там ARM'овский DStream подключен.
Сорри за качество - фоткал телефоном и в потемках.

Эскизы прикрепленных изображений

 

[Kuzmi4]

Для сведений:
Всё таки попробовал xapp744 и HIL/co-sim - в общем выглядит красиво (для презентации манагерам всяким - вообще смотрится просто зашибись), но в реальных условиях проекта гадость редкостная (есть у меня BFM-ы всех железяк вокруг, но логика внутри должна быть довольно хитрая).

2 Stewart Little
а не подскажете, как симуляцию полной платформы у альтеры планируется делать?

[Kuzmi4]

Возник вопрос касательно записи из PL в область PS-DDR:
Пишу в самую верхнюю область (0х0010_0000) которая доступна всем мастерам PL+PS одинаково (судя по документации - Table4-1, UG585). Сделал специально тестовый проект, где мой мастер пишет по предварительно заданному софтом из PS адресу (0х0010_0000), данные в том регионе инициализирую нулями перед началом работы с мастером. Вижу чипскопом, что данные заходят в AXI_HP0, пишется по кругу, конец записи мониторится по статусу через AXI_GP, но в конце работы программы в заданных адресах имею те же нули. Настроек для AXI_HP0 не очень много - только включить и AUTO/CUSTOM-MAP на адреса. Пока работаю с AUTO-MAP, в примере от AD где работа с HDMI у них тоже AUTO-MAP, но у них почему то данные можно прочитать мастером из PL (у меня правда получается что нельзя записать из PL).
Есть ли у кого опыт работы с AXI_HP? Как с ним нужно работать/настраивать чтоб была запись в область DDR 0х0010_0000, которая доступна всем мастерам PL+PS?

[Kuzmi4]

Касательно вопроса "как симуляцию полной платформы у альтеры планируется делать?" получил тут сведения с выставки от наших товарищей:
Альтера тоже не планирует делать какой то BFM или DLL для того чтобы проводить симуляцию полной платформы - у них так же нет такой возможности.
Но они предоставляют возможность data-log для PS части и sim-env для использования этого лога в симуляции. Полноценная кухня всего этого дела ожидается в QII v13 в маю.
Не совсем конечно то, чего ожидалось, но всё же не изврат в виде HIL/co-sim, посомтрим как оно будет реализовано на практике..

Так же доступны 3 борды Altera SOC: EBV/ALTERA/PLDA с разными начинками и примерами. EBV доступна хоть сейчас (250 или 350 евро - точно не помню), но там мутка с лицензиями для ARM (DS) - 1000 нужно доплатить. Альтера подороже выйдет, но там уже лицуха для ARM включена, так что особой разницы нет. Представители ALTERA оказалий белыми и пушистыми и выдали нашим кучу брошурок. Найти представителей PLDA не смогли

В общем и целом выглядит у альтеры оно позаманчивей, посомтрим как оно в железе будет

[Stewart Little]

Так же доступны 3 борды Altera SOC: EBV/ALTERA/PLDA с разными начинками и примерами.
...
Найти представителей PLDA не смогли

Про PLDA смотрите здесь : SoMC-S6 System-on-Module
Справедливости ради нужно сказать, что такая же штука есть и для цинка.