Цитата(masverter @ Mar 21 2013, 18:20)

Добрый день!
Пишу на VHDL модуль, передающий результаты расчета БПФ по сети. Рассчитывал, передавал БПФ небольшого размера. Увеличил размер, возникла следующая ситуация: компилирую, заливаю - работает, есть подключение по сети, данные передаются. Незначительные изменения в коде (не касающиеся собственно ethernet) и работоспособность устройства становится полнейшей лотерей. Полагаю, что эти незначительные изменения приводят к изменениям в размещении элементов, после чего меняются тайминги, что в свою очередь и приводит к неработоспособности. Пробовал с рабочим кодом в User Constraints File играться с областью размещения элементов - не работает. Может быть проблема в чем-то другом. Что можно посмотреть, поменять? Использую PlanAhead, ПЛИС - Spartan6.
Что говорит STA репорт?
Как заданы STA констрейны?
Чистый-ли источник клока?