Выравнивание линий данных., Частота клока 72МГц, данных - 36МГц. Опции

[Politeh]

Добрый день!
Плата не высокочастотная, но на всякий случай спрашиваю.
Есть SDRAM, c максимальной частотой 133МГц, но она будет работать на 72МГц, так как контроллер больше не поддерживает.
Также на этой шине через буферы висит и флэш память. Адресная шина - топология звезда, так как 2хSDRAM, + на флэш через буфер. Адресную шину выравнял всю и ветки тоже симметричные почти, так как разной длины ветки могут влиять на целостность сигналов, так пишут, т.е. ветки звезды должны быть более менее одинаковой длины, у меня это в пределах 5мм. Для этой частоты видимо достаточно. Терминирующие резисторы на передающей стороне поставил.

Теперь вопрос по линии данных: линии данных различаются до 50 мм в длину. Задержка на 1 см примерно 70пкс, т.е. на 50мм = 350пкс. По идее можно не выравнивать, так как данные будут идти с частотой 36Мгц, а фронты до 5нс со стороны контроллера, и чуть больше 1 нс со стороны памяти.
Можно ли оставлять такую разницу, или есть подвохи?
И ещё, резисторы терминирующие последовательные ставлю посередине линии данных, так как и со стороны контроллера и со стороны памяти по резистору не влазят, поэтому поставил по одному резистору на линию данных. Смогут ли они погасить всплески? Расстояние от вывода SDRAM до резистора может быть до 25мм.
Спрашиваю, потому что SDRAM имеет фронты около 1 нс.

Спасибо.

[Major]

Если микросхема одна, то можно не выравнивать.
Фронты важны для расчета PI и SI.
Чтобы точно сказать, надо сичтать Tsetup, Thold на линиях строба и адреса. Важно чтобы разбег относительно стробов был нормальный (данные успевали установиться). Если на другой стороне матрица, то при помощи PLL все нормально подкручивалось на 133МГц. Разбег в данных был +/-15мм относительно стробов, стробы разбегались на 5мм.
Для SDRAM проблем вообще быть не должно (если только не двухслойка).