Altera MAX® 10 FPGA, Кто чего знает? Опции

[zombi]

Какие корпуса планируются? какое питание? и т.д.
Интересует любая инфа.

[Stewart Little]

Какие корпуса планируются? какое питание? и т.д.
Интересует любая инфа.

Заполните запросник там: http://www.altera.com/devices/fpga/max-10/max-10-index.html
Ну или напишите мне в e-mail.

[zombi]

Заполните запросник там: http://www.altera.com/devices/fpga/max-10/max-10-index.html
Ну или напишите мне в e-mail.

А чего такая секретность?
Надо обязательно чего то заполнять или куда то писать?
Почему бы просто сюда не выложить?

[des00]

Какие корпуса планируются? какое питание? и т.д.

архитектура сыклон3, частоты сыклон2. корпуса выводные с одним питанием 3.3В но до 180 МГц, корпуса с шарами 2 питания и до 212 МГц.

А чего такая секретность?
Надо обязательно чего то заполнять или куда то писать?
Почему бы просто сюда не выложить?

ИМХО NDA всему виной

[Kuzmi4]

архитектура сыклон3, частоты сыклон2. корпуса выводные с одним питанием 3.3В но до 180 МГц, корпуса с шарами 2 питания и до 212 МГц.

В таком случае немного непонятно - а смысл, в чём их фишка ??

[vetal]

В таком случае немного непонятно - а смысл, в чём их фишка ??

Флешка?!

[zombi]

Вкуснатищаааа!!! Хочу себе такую цацу!

[des00]

Вкуснатищаааа!!! Хочу себе такую цацу!

были бы частоты сыклон3 тогда да, а так попса голимая

[COMA]

На семинаре "Проектирование аппаратуры на ПЛИС. Современные подходы и средства разработки" в Москве рассказывали о новых Stratix.
Для управления трансиверами используется аппаратный NIOS-II.
Вот бы их штуки так 4 засунуть сразу в MAX или Cyclone V, VI

[Maverick]

На семинаре "Проектирование аппаратуры на ПЛИС. Современные подходы и средства разработки" в Москве рассказывали о новых Stratix.
Для управления трансиверами используется аппаратный NIOS-II.
Вот бы их штуки так 4 засунуть сразу в MAX или Cyclone V, VI

презентацией(материалами семинара) не поделитесь?
PS просто интересно почитать...

[COMA]

Пока ничего не прислали.

[des00]

На семинаре "Проектирование аппаратуры на ПЛИС. Современные подходы и средства разработки" в Москве рассказывали о новых Stratix.
Для управления трансиверами используется аппаратный NIOS-II.
Вот бы их штуки так 4 засунуть сразу в MAX или Cyclone V, VI

а смысл в чем ? ниос там 99% самый тормозной и нужен для реализации калибровок и прочей дряни. Весит самый тормозной плиток 500 и работает медленно медленно.

[COMA]

Понятно.

Ну а если засунуть самый шустрый и в виде hard IP, будет востребован?

[des00]

Ну а если засунуть самый шустрый и в виде hard IP, будет востребован?

нет
1. вещь специфическая на любителя
2. ядро арма нормального уже запихали.

[zombi]

были бы частоты сыклон3 тогда да, а так попса голимая

А мне после MAX II очень даже понравилось. И PLL уже внутри.
Жаль только что TQFP всего один на 144 ноги (

[dxp]

А как там обстоят дела с памятью и триггерами в I/O элементах? Как у нормальных FGPA или опять памяти нет, триггеров в I/O нету?

[des00]

А как там обстоят дела с памятью и триггерами в I/O элементах? Как у нормальных FGPA или опять памяти нет, триггеров в I/O нету?

я же написал это сыклон3 с времянками сыклона 2

ЗЫ. максимальный объем 50 тыс плиток + 144 умножителя + ~1600 килобит памяти и 4 пллки

[des00]

А мне после MAX II очень даже понравилось. И PLL уже внутри.
Жаль только что TQFP всего один на 144 ноги (

ну если смотреть с точки зрения второго макса то да, прогресс а насчет корпуса у них же там источник питания внутри, его охлаждать надо. ИМХО отчасти по этому корпус большой.

[goodsoul]

Концептуально MAX10 - хороший вариант там, где MAX V - мало, а нормальная ПЛИС с внешней конф.памятью - много (и дорого).
По лог. емкости : 2-50 KLE
Есть true lvds, до 4х PLL, DSP блоки, до 2-х АЦП (SAR) + встроенная флеш. Можно будет запилить ниос.

Если интересно - пишите в личку. Пообщаемся

Сообщение отредактировал goodsoul - Jul 14 2014, 07:56

[Stewart Little]

Если интересно - пишите в личку. Пообщаемся

О, нашего полку прибыло

[maugli]

Информация по MAX 10 стала доступна на официальном сайте Альтеры.

[alxkon]

Хотелось бы услышать мнение, если кто вник разницу архитектуры в сравнении с MachXO2. Откинув железные блоки умножителей и переферии, а так же ацп. Цену во внимание не берем.
Нужно выбрать оптимальный вариант меньше 8 килоэлементов, обычная логика управления, никакой математики особенной или обработки сигналов, SPI и много каналов ШИМ.
Бегло сравнив их не увидил каких-то особенных преимуществ MAX10 над MachXO2/3.
По моему это просто ответ Альытеры Латтису на 55нм?

[SM]

По моему это просто ответ Альытеры Латтису на 55нм?

В общем и целом, так и есть. Попытка догнать латис. У латиса есть мелкий плюсик - "MyASSP" - можете сменить ему JTAG IDCODE, чтобы так просто потом было не понять, что там за микросхема впаяна, типа это ASIC. А так вещи аналогичные, разница во внутренней структуре не принципиальна (латис близок к ксилинкс, а альтера, естественно, сама к себе), а вот разница в выборе корпусов, возможно, может оказаться определяющей. У латиса еще выбор больше - еще есть LatticeXP2, аналогичных которым (с учетом защищенности конфигурации) у альтеры нет, ну и мелкокорпусные iCE40.
У меня, пока что (был убежденным альтерщиком), выбор все чаще падает именно на латис в виду хороших цен и хорошего выбора ПЛИСок с защищенной внутренней флеш или OTP памятью.

[MisterDi]

Возник вопрос использования DDR SDRAM с MAX-10. Судя по описанию DDR - ввод-вывод поддерживается. Но при попытке создания DDR SDRAM контроллера в QSYS-e ни один из типов не доступен. Или у меня проблема с лицензионным файлом?
Кристалл получился как раз такой как мне нужно. Все есть и ничего лишнего.

Сообщение отредактировал MisterDi - Oct 20 2014, 09:24

[Stewart Little]

Возник вопрос использования DDR SDRAM с MAX-10. Судя по описанию DDR - ввод-вывод поддерживается. Но при попытке создания DDR SDRAM контроллера в QSYS-e ни один из типов не доступен. Или у меня проблема с лицензионным файлом?

Какая у вас версия квартуса, и с какими именно апдейтами?

[MisterDi]

Версия 14.0.2.20? апдейт скачал только вчера, вроде-бы последний. Последнюю цифру не помню, а посмотреть смогу только вечером.

Сообщение отредактировал MisterDi - Oct 20 2014, 09:28

[goodsoul]

Возник вопрос использования DDR SDRAM с MAX-10. Судя по описанию DDR - ввод-вывод поддерживается. Но при попытке создания DDR SDRAM контроллера в QSYS-e ни один из типов не доступен. Или у меня проблема с лицензионным файлом?
Кристалл получился как раз такой как мне нужно. Все есть и ничего лишнего.

Ждите 14.1
Там появится DDR 2/3.
Ждать осталось совсем чуть-чуть. В начале ноября появится customer beta.

Ко мне со дня на день должен приехать eval kit с max10. Попробую его живьем.

ps: на канале альтеры в Youtube появилось много промо и обучающих материалов (по SoC в том числе). Есть несколько презентаций по MAX10.

Сообщение отредактировал goodsoul - Oct 20 2014, 12:36

[MisterDi]

В том-то и дело, DDR-2 и DDR-3 мне не нужны, плата не позволяет, а ддр обычный тоже не хочет ставиться в проект

[Stewart Little]

В том-то и дело, DDR-2 и DDR-3 мне не нужны, плата не позволяет, а ддр обычный тоже не хочет ставиться в проект

В крайней на сегодняшний день версии v14.0.2.209 для MAX 10 в Qsys'е можно только SDR SDRAM подключить.
В принципе, в проект можно воткнуть и DDR SDRAM Controller with ALTMEMPHY, но тогда Qsys начинает ругаться, что данный контроллер MAX 10 не поддерживает.
Покопавшись в потрохах квартуса можно и это обойти, но стоит ли?
В ближайшие дни проверю v14.1, там видно будет.

[MisterDi]

Спасибо, буду ждать следующего релиза. Благо есть и другие задачи.

[Stewart Little]

Вот только что поигрался с китом на 10M08SAE144
NiosII Gen2/fast работает как часы, правда из ОЗУ.
С Onchip Flash пока до конца разобраться не удалось. В систему он добавляется и в квартусе компилируется, но вот с поддержкой его в bsp какая-то засада. Катастрофически мало документации
Буду разбираться дальше.
Ну а там и до АЦП дело дойдет...

[Jameson]

Вот только что поигрался с китом на 10M08SAE144

А вам не сложно будет уточнить потребление чипа в статике? По экселевскому эстиматору там получается от 50 мВт... У того же латтиса на пару порядков меньше.

[Stewart Little]

А вам не сложно будет уточнить потребление чипа в статике? По экселевскому эстиматору там получается от 50 мВт... У того же латтиса на пару порядков меньше.

Можно, но теперь уже только после 5-го ноября.

[Stewart Little]

Итак, проверил как обстоят дела с MAX10 в бета-версии QuartusII v14.1.

Контроллер DDR2 для MAX10 стал доступен, живет в разделе "Memory Interfaces with UniPHY".
Кстати, надо иметь в виду, что контроллер DDR2 будет работать в девайсах MAX10 со спидгрейдом 6 и 7, а контроллеры LPDDR2 и DDR3 - только в шестерках.

А вот в On-Chip Flash в бета-версии засада - при добавлении модуля On-Chip Flash в Qsys'овскую систему выдается сообщение об отсутствии параметра AUTO_CLK_CLOCK_RATE. Из-за этого кусисовская система не генерируется, и, следовательно, нет возможности проверить поведение bsp.
В общем, чего-то там альтеровцы не допилили...
Ну и описания работы с On-Chip Flash как не было, так и нет.

Понравилось - в Qsys'е появилась возможность подсвечивать тактовые и ресетовые домены.

А вам не сложно будет уточнить потребление чипа в статике? По экселевскому эстиматору там получается от 50 мВт... У того же латтиса на пару порядков меньше.

Упс...
Я могу довольно просто померить динамическое энергопотребление, а вот как статику померить, не отрезая микросхему от платы???
И, кстати, по поводу потребления у латтисов - латтисы разные бывают
Вы какое латтисовское семейство имели в виду?

[Jameson]

Я могу довольно просто померить динамическое энергопотребление, а вот как статику померить, не отрезая микросхему от платы???
И, кстати, по поводу потребления у латтисов - латтисы разные бывают
Вы какое латтисовское семейство имели в виду?

На плате нет токоизмерительных резисторов или перемычек? Если это так, видимо МАХ 10 не позиционируется как низкопотребляющее решение.
Под латтисами имелись в виду MachXO2 . Потребление в статике у них 0.3 мвт для ZE и 5мвт для HE (это для самых крупных). Можно конечно ещё притянуть за уши iCE40 и MachXO3L, но у них флэшка одноразовая, так что максу-10 они пожалуй не конкуренты.

Вообще если сравнивать с латтисом, мне кажется MAX 10 скорее ближе к ECP5, чем к MachXO2. Просто тут прозвучало сравнение с последними, и я его использовал по инерции.

Сообщение отредактировал Jameson - Nov 5 2014, 16:10

[Stewart Little]

На плате нет токоизмерительных резисторов или перемычек?

Да, точно - есть! Завтра измерю.

Если это так, видимо МАХ 10 не позиционируется как низкопотребляющее решение.

Так MAX10 никогда и не позиционировался как малопотребляющий.

Просто тут прозвучало сравнение с последними, и я его использовал по инерции.

Да MAX10 лучше с XP2 сравнивать, это как-то поближе будет

[Stewart Little]

Итак, статическое энергопотребление MAX10:
девайс 10M08SAE144C8GES - 8 тыс. LE, EQFP144, аналоговый блок, встроенный LDO для питания ядра.
Флэш стерт, вотчдог выключен.
VCCINT = 3,3В - потребление 36 мА;
VCCIO = 3,3В - потребление 32,6 мА.

[Jameson]

Итак, статическое энергопотребление MAX10:
девайс 10M08SAE144C8GES - 8 тыс. LE, EQFP144, аналоговый блок, встроенный LDO для питания ядра.
Флэш стерт, вотчдог выключен.
VCCINT = 3,3В - потребление 36 мА;
VCCIO = 3,3В - потребление 32,6 мА.

Спасибо.

[Stewart Little]

А вот в On-Chip Flash в бета-версии засада - при добавлении модуля On-Chip Flash в Qsys'овскую систему выдается сообщение об отсутствии параметра AUTO_CLK_CLOCK_RATE. Из-за этого кусисовская система не генерируется, и, следовательно, нет возможности проверить поведение bsp.

Продолжаю эксперименты с костылями.
В хардверном скрипте компонента On-Chip Flash (_hw.tcl) убрал считывание параметра AUTO_CLK_CLOCK_RATE. Вместо него прописал значение системной частоты. После этого ошибка в Qsys'е пропала, и появилась возможность работы с On-Chip Flash.
Проверил два варианта:
1. проект, где сермент кода расположен в On-Chip RAM, которая при включении питания (или перезаргузке) инициализируется из On-Chip Flash - работает.
2. проект, где сегмент кода расположен сразу в On-Chip Flash - работает, правда, пришлось вместо VIC использовать софтовый (Internal) контроллер прерываний.

Как оказалось, FlashProgrammer для всего этого совсем не нужен, можно прекрасно обойтись квартусовским программером.

Описание HAL API для On-Chip Flash все еще отсутствует, поэтому проверку записи во флэш из-под ниоса я решил оставить на потом.

[lesha73]

Продолжаю эксперименты с костылями.

Я зеленый в Альтере и в MAX в частности.
Стоит задача удаленно перепрошивать MAX 10.
Я понимаю что нужно или использовать плеер (JTAG) или юзать IP Altera On-Chip Flash.
У IP "On-Chip Flash" шина Avalon, но ниос ставить совсем нет желания только для перепрошивки.
Можно как-то минимальными средствами сделать партнера к шине Avalon, чтобы обойтись без ниоса?
По Вашему опыту, стоит ли ожидать от Altera IP без Avalon-а?
Чтобы Вы посоветовали?

[Stewart Little]

...Стоит задача удаленно перепрошивать MAX 10...

А какой интерфейс Вы планируете использовать для удаленного обновления прошивки ?

[lesha73]

А какой интерфейс Вы планируете использовать для удаленного обновления прошивки ?

Пока обсуждается. Но сейчас на разъеме "материнки" (куда будет посоединяться "пирожок" с MAX 10) уже есть UART и i2c от процессора. Можно пустить загрузку и через них. Скорость передачи прошивки не важа, важен сам факт.
В будущих ревизиях наверно SPI поднимим, что затронет не одну плату. Или есть варианты получше?

[Stewart Little]

Пока обсуждается. Но сейчас на разъеме "материнки" (куда будет посоединяться "пирожок" с MAX 10) уже есть UART и i2c от процессора. Можно пустить загрузку и через них. Скорость передачи прошивки не важа, важен сам факт.
В будущих ревизиях наверно SPI поднимим, что затронет не одну плату. Или есть варианты получше?

Ну если у Вас есть процессор, то что мешает на нем JTAG эмулировать???

[lesha73]

Ну если у Вас есть процессор, то что мешает на нем JTAG эмулировать???

Существующий конструктив мешает. Пока останавливаемся на i2c, если получится установить Nios + "Altera On-Chip Flash" + i2c..., а также корректно нужный файл сделать. Файл от 14 без 02 update пока не выручает.
Спасибо.

[Stewart Little]

Существующий конструктив мешает. Пока останавливаемся на i2c, если получится установить Nios + "Altera On-Chip Flash" + i2c...

Вот интересно, как это конструктов может помешать дрыгать ножками процессора???
При той конфигурации, которую Вы выбрали, есть опасность потерять как текущую прошивку, так и возможность дальнейших перепрошивок. Для исправления ситуации потребуется рукопашное вмешательство с JTAG'ом.
Оно Вам надо???

а также корректно нужный файл сделать. Файл от 14 без 02 update пока не выручает.

Какой именно файл имеется в виду?
Если работаете с MAX 10, то Update2 для v14.0 необходим.

[lesha73]

Вот интересно, как это конструктов может помешать дрыгать ножками процессора???
При той конфигурации, которую Вы выбрали, есть опасность потерять как текущую прошивку, так и возможность дальнейших перепрошивок. Для исправления ситуации потребуется рукопашное вмешательство с JTAG'ом.
Оно Вам надо???

Конструктив не может мешать дрыгать ножками. Можно подрыгать, но до пинов разъема сопряжения с другими платами это дергание не додергается.
Если разрабатывать платы с 0, то был бы простор для творчества, из-за существующей линейки других подключаемы плат его нет. Ждать будущих ревизий - не выход.

Через i2c Вы не видите решения для уменьшения опасности потери прошивки?

Какой именно файл имеется в виду?
Если работаете с MAX 10, то Update2 для v14.0 необходим.

14.0.2.209 под Win8 поставлен. Но лайсенс инвалид. Наверно Win8 виноват.

Сообщение отредактировал lesha73 - Nov 19 2014, 15:37

[lesha73]

Stewart Little
Дошел до... карент лайсенс файл не поддерживает 10M08DAF484I7G (для BeMicro Max 10)
Поделитесь, плиз, заветными строчками: alekseyvinn at mail.ru.
Спасибо за помощь.

[Stewart Little]

Конструктив не может мешать дрыгать ножками. Можно подрыгать, но до пинов разъема сопряжения с другими платами это дергание не додергается.
Если разрабатывать платы с 0, то был бы простор для творчества, из-за существующей линейки других подключаемы плат его нет. Ждать будущих ревизий - не выход.

Так...
Вы говорили, что у Вас есть UART и I2C. Это вместе - как минимум 4 ножки - как раз хватит на TMS, TCK, TDI и TDO. Повторяю вопрос - что мешает организовать JTAG?

Через i2c Вы не видите решения для уменьшения опасности потери прошивки?

Чисто теоретически и такая возможность есть, если использовать Dual Boot. Но тут все очень сильно будет завитсеть от особенностей Вашего проекта.

14.0.2.209 под Win8 поставлен. Но лайсенс инвалид. Наверно Win8 виноват.
...
Дошел до... карент лайсенс файл не поддерживает 10M08DAF484I7G (для BeMicro Max 10)
Поделитесь, плиз, заветными строчками

Завтра проверю.

[lesha73]

Вы говорили, что у Вас есть UART и I2C. Это вместе - как минимум 4 ножки - как раз хватит на TMS, TCK, TDI и TDO. Повторяю вопрос - что мешает организовать JTAG?

Была такая идея. Но, UART - это постоянная отладка при переписывании китайского добра. А I2C - это управление распределенной (!) переферией на подключаемых платах и не на одной. Увы никак.

Чисто теоретически и такая возможность есть, если использовать Dual Boot. Но тут все очень сильно будет завитсеть от особенностей Вашего проекта.

Да без Dual Boot никуда. Ничего космического. Абсолютная надежность ненужна.

Завтра проверю.

Спасибо.

[Stewart Little]

Была такая идея. Но, UART - это постоянная отладка при переписывании китайского добра. А I2C - это управление распределенной (!) переферией на подключаемых платах и не на одной. Увы никак.

Блин, ну опять за рыбу деньги...
Или я чего-то не понимаю, или Вы чего-то не догогвариваете.
Не знаю, что у за процессор используется на Вашей "материнке", но у большинства современных микроконтроллеров выводы последовательных интерфейсов мультиплексированы с GPIO.
По моему разумению, ничего не мешает перенастроить порты - когда нужно как GPIO (и эмулировать JTAG ногодрыганьем), когда не нужно - как UART и I2C.
Ну разве что может понадобиться (да еще большой вопрос, понадобится ли?) еще один сигнал, чтобы отключать RXD и SDA от процессора, когда он JTAG изображает.

Да без Dual Boot никуда. Ничего космического. Абсолютная надежность ненужна.

А вот тут как раз птица обломинго.
Придется выбирать, "или-или" - или Dual Boot, или автоматическая инициализация памяти программ ниоса из UFM.

Дошел до... карент лайсенс файл не поддерживает 10M08DAF484I7G (для BeMicro Max 10)

Как правило, такое сообщение говорит о некорректном лечении квартуса. Какую именно версию Вы используете - Subscription или Web?

Проверил в v14.0 Update2 Build209. Компиляция проходит нормально. Только вот в этой версии (а это крайний официальный релиз на сегодняшний день) работа с флэшом, мягко говоря, поддерживается не полностью.
А вот в бета-версии v14.1 все компилируется и работает (по крайней мере на альтеровской доске; на BeMicro проверить не могу в связи с отсутствием таковой).

[lesha73]

Блин, ну опять за рыбу деньги...

т.е. развести выводы так, чтобы i2c слайвам не мешать, а UART не важно.
Блин... пока не углубляясь в детали... КРАСИВО! Спасибо за идею!

...говорит о некорректном лечении квартуса.

Выходит, что да. Лечилка январская для 14 с фтп. Тогда MAX 10 был только в проекте.
Использую Subscription.

...бета-версии v14.1 все компилируется и работает...

Её как-то можно с сайта скачать на свой страх и риск? Беглый поиск не дал результатов. Хотя в лечилку опять упрется.

[Stewart Little]

Выходит, что да. Лечилка январская для 14 с фтп. Тогда MAX 10 был только в проекте. Использую Subscription.

Отписал в почту.

Её как-то можно с сайта скачать на свой страх и риск? Беглый поиск не дал результатов. Хотя в лечилку опять упрется.

Для этого нужно быть "персоной, приближенной к императору"

[Alexey_Rostov]

Думаю заказать.
Подскажите есть ли проблемы с лицензией для Квартуса? Необходимо поработать с ядрами АЦП?

[Stewart Little]

Думаю заказать.
Подскажите есть ли проблемы с лицензией для Квартуса? Необходимо поработать с ядрами АЦП?

Проблем с лицензиями нет
Но нужно ту версию квартуса использовать, которая MAX10 поддерживает - как минимум v14.0 Update2.
Блок АЦП не нуждается в лицензировании.

[Alexey_Rostov]

Проблем с лицензиями нет
Но нужно ту версию квартуса использовать, которая MAX10 поддерживает - как минимум v14.0 Update2.
Блок АЦП не нуждается в лицензировании.

благодарю за ответ. как с кряком быть не подскажите?

[Stewart Little]

благодарю за ответ. как с кряком быть не подскажите?

Пишите в личку.

[lesha73]

NiosII Gen2/fast работает как часы, правда из ОЗУ.
Катастрофически мало документации sad.gif

И у меня работает если "Run As" -> "Nios II hardware".

Проверил два варианта:
1. проект, где сермент кода расположен в On-Chip RAM, которая при включении питания (или перезаргузке) инициализируется из On-Chip Flash - работает.

Я понимаю, что первым делом нужно sof2flash запустить, но у меня для MAX 10 пишет "sof2flash: Unrecognized device family in SOF." Quartus 14.0.
Как Вы этого добились? Ткните, плиз, на ниточку.

Сообщение отредактировал lesha73 - Nov 28 2014, 08:42

[Stewart Little]

Я понимаю, что первым делом нужно sof2flash запустить, но у меня для MAX 10 пишет "sof2flash: Unrecognized device family in SOF." Quartus 14.0.
Как Вы этого добились? Ткните, плиз, на ниточку.

Нет, sof2flash запускать не надо.
Нужно правильно установить режим конфигурирования MAX10 в Qsys'e и в квартусе - они должны совпадать.
И в Qsys'е правильно настроить вектора в ниосовском модуле и режим флэша в On-Chip Flash.
Ну и добавить mem_init'овский qip в квартусовский проект.

Если все сделано правильно, то при компиляции в квартусе автоматом получится все, что нужно. Преобразуем sof в pof (не забывает watchdog отключить), прошиваем pof (долго шьется, зараза) и вперед, по бездорожью и разгильдяйству

[Stewart Little]

Итак, вскрытие показало :
встроенный АЦП вполне себе работает. Правда, замечена ошибка в значениях адресов регистра разрешения прерываний и регистра статуса блока Sample Storage - адреса этих регистров перепутаны друг с другом. Где именно ошибка - в хендбуке или в bsp, я пока до конца не разобрался.
Но похоже, что все-таки в хендбуке.

Еще замечание по поводу отладочной платы. Там сигналы на входы АЦП заводятся с операционников.
Но на плате стоят операционники LM2902, которые выдают максимум 1,95 Вольта. Что, при VREF = 2,5 Вольта, явно будет маловато.
Надо бы попробовать найти пин-ту-пин совместимые ОУ, которые могли бы выдать уровень побольше, да и перелудить их на эту плату...

[SM]

LM2902, которые выдают максимум 1,95 Вольта.

LM2902, если мне память не изменяет, это индустриальная LM324. А значит, таких пин-ту-пин операционников пруд пруди. Первым, который "пошел, купил", в голову приходит OPA4348 (вопрос в нюансах - буковках, обозначающих корпус). Если питание там ниже 6 вольт (а, судя по цифре 1.95, там 3.3 питание), то замена адекватная.

[Stewart Little]

Первым, который "пошел, купил", в голову приходит OPA4348 (вопрос в нюансах - буковках, обозначающих корпус). Если питание там ниже 6 вольт (а, судя по цифре 1.95, там 3.3 питание), то замена адекватная.

Да я тут в ближайшем лабазе нашел MCP6244-E/SL микрочиповские. Вроде то, что надо.

[SM]

Вроде то, что надо.

Только полоса вдвое поуже. Если это не важно, то покатит.

[Stewart Little]

Продолжение разборок с АЦП - работа по прерываниям.
Замечен баг в бета-верии, при работе генератора bsp. Идентификатор прерывания от AЦП в system.h всегда создается со значением -1:

Код

#define ADC_SAMPLE_STORE_CSR_IRQ -1
#define ADC_SAMPLE_STORE_CSR_IRQ_INTERRUPT_CONTROLLER_ID -1

Т.е. получается, что независимо от настроек Qsys'а, прерывания от АЦП как бы не используются. Ну и, соответственно регистрация обработчика прерывания от АЦП не выполняется.
Работа с АЦП по прерываниям становится возможной только после рукопашной правки system.h (в соответствии с кусисовскими установками).

Надеюсь, что в "боевой" v14.1 этот баг будет исправлен.

[Kapsik]

Добрый день! Может кто подскажет по работе с ADC. Создал IP ядро на QSYS с этим все вроде понятно. А надо ли, квартусу как то сообщаться, что на пины АЦП подается аналоговый сигнал? Или в квартусе это никак не оговаривается, а создание ядра подразумевает, что ножки стали входами АЦП?

[Stewart Little]

Добрый день! Может кто подскажет по работе с ADC. Создал IP ядро на QSYS с этим все вроде понятно. А надо ли, квартусу как то сообщаться, что на пины АЦП подается аналоговый сигнал? Или в квартусе это никак не оговаривается, а создание ядра подразумевает, что ножки стали входами АЦП?

Нет, входы АЦП в квартусе специально назначать не надо. Все назначения для АЦП делаются в Qsys'е.

[Kapsik]

Нет, входы АЦП в квартусе специально назначать не надо. Все назначения для АЦП делаются в Qsys'е.

Спасибо за ответ. Подскажите, там есть какие нибудь тонкости? Я для пробы подключил IP ядро АЦП просто к такту. Сгенерился код, я планирую в соответствии с временной диаграммой посылать "комманд" и получать "респонс" с информацией. Все так? Меня смущает, что никак не оговорено, что ножки плисины являются входами АЦП...
ь

[Stewart Little]

Я для пробы подключил IP ядро АЦП просто к такту.

Так, скорее всего, работать не будет. Для тактирования АЦП нужен PLL, и настройки секвенсора должны соответствовать настройкам PLL.
Сделайте сперва все по инструкции, чтобы заработало. А уж потом за всякие эксперименты принимайтесь.

Меня смущает, что никак не оговорено, что ножки плисины являются входами АЦП...

Все, что нужно - где нужно оговорено

[goodsoul]

Спасибо за ответ. Подскажите, там есть какие нибудь тонкости? Я для пробы подключил IP ядро АЦП просто к такту. Сгенерился код, я планирую в соответствии с временной диаграммой посылать "комманд" и получать "респонс" с информацией. Все так? Меня смущает, что никак не оговорено, что ножки плисины являются входами АЦП...

IMHO, быстрее всего понять что к чему можно с помощью готовых примеров: https://cloud.altera.com/devstore/
Регистрируйтесь и берите готовые проекты для конкретных плат. Примеров много, и по АЦП, и по NIOS II и по другим тематикам.

Сообщение отредактировал goodsoul - May 8 2015, 11:55

[Kapsik]

Спасибо за помощь, с ацп стало понятно.
Теперь другая напасть. Подключаю DDR3, Quartus начинает ругаться на распиновку.
Чип - 10M50DAF484I
Сначала запускаю скрипт pin_assignments.tcl и на основании его провожу распиновку. Далее запускаю компиляцию и получаю ошибку в фиттинге.

Прикрепляю скин из пин пленера, где Quartus сам заполнил Fitter Location и скрин ошибки.

[Kapsik]

Добрый день! В версии Quartus 14.0 для MAX10 не поддерживается PowerPlay Power Analyzer . В следующих версиях уже пофиксили? У меня такой ошибки нет, но "PowerPlay Power Analyzer" абсолютно не активен, все серое и некликабельно, тоже и в настройках.
Весь фикс состоит в том, что теперь ошибка не мозолит глаза или можно нормально пользоваться инструментом, просто я что-то не доглядел в настройках?
Кто нибудь оценивал потребление в MAX10?
Использую Quartus II 14.1 (64-bit)

[sonycman]

Можно спросить совета, уважаемые?

Интересует нагрузочная способность пинов IO выходов MAX10.
В документе MAX 10 General Purpose I_O User Guide касательно 3.3 вольтовых стандартов, особенно LVCMOS, какая-то шляпа:


max10_current_strength.png

Ток всего 2 миллиампера - но почему так мало?
LVTTL не многим лучше - даже до 16 ма не дотягивает

Насколько я понимаю - это не ошибка, и 3.3 вольтовые драйвера очень слабые?

Встроенный осциллятор тоже расстроил - генерирует частоту в диапазоне 55-116 МГц, без возможности выбрать более точное значение.
Понадеялся, что будет не хуже MachXO2 с точностью 5% и широким диапазоном...

[des00]

Насколько я понимаю - это не ошибка, и 3.3 вольтовые драйвера очень слабые?

не ошибка

Понадеялся, что будет не хуже MachXO2 с точностью 5% и широким диапазоном...

берите макхо

[EvgenyNik]

Ток всего 2 миллиампера - но почему так мало? LVTTL не многим лучше - даже до 16 ма не дотягивает
Насколько я понимаю - это не ошибка, и 3.3 вольтовые драйвера очень слабые?

Первая мысль, которая возникла - ограничивают мощность на выходе (потому и на более низком TTL ток можно развить выше). Но величина 16мА уже на 3.0В указывает, что дело не просто в ограничении мощности.
Вероятно, дело в том, что последние поколения ПЛИС всё хуже и хуже справляются с перенапряжением (пусть и кратковременным) на выводах. И чтобы не создавать перенапряжения при коммутациях в области уровней, близких к критическим, ток там ограничивается.
Как-то убил Циклон, вогнав в резонанс RLC-нагрузку на выходе 24МГц. На живом другом глянул - примерно 6В в амлитуде от выхода 3.3! Снизил ток в порядке эксперимента - помогло.
А вообще, от силового применения выходных каскадов ПЛИС надо уходить.

Встроенный осциллятор тоже расстроил - генерирует частоту в диапазоне 55-116 МГц, без возможности выбрать более точное значение.

У MAXII/V тоже разброс был неслабый 3.33-5.66МГц. Для простых вещей хватает. Кстати, если есть некий внешний периодический низкочастотный сигнал, то при расположенности к искусственным трудностям , можно заделать цифровую подстройку, потратив десятков 5-7 логических ячеек.

[sonycman]

des00
Понятно, спасибо!

EvgenyNik

А вообще, от силового применения выходных каскадов ПЛИС надо уходить

Похоже на то. Хотелось бы, конечно, сэкономить на лишних корпусах...

Можно ещё один вопрос специалистам?
Я с ПЛИС только начал знакомиться, поэтому сильно не бейте за некоторый офтоп.

По поводу начальной инициализации данных модулей.
Синтезируется ли подобное:

Код

reg [7:0] data;
reg [3:0] code = 4'd14;

initial
begin
data = 8'd10;
end

То есть будут ли начальные значения присвоены регистрам после инициализации ПЛИС?
Для семейств MAX10 или лэттисовских MachXO2.

Или использовать для инициализации сигнал сброса res_n?

[Leka]

В Квартусе "reg[7:0]data=10;" синтезируется.
Подобных вопросов на начальном этапе очень много возникает, быстрее задавать такие вопросы Квартусу, и получать ответ в картинках (Viewer после синтеза) - сразу видно, как синтезируется та или иная конструкция.

[alevnew]

По поводу начальной инициализации данных модулей.
Синтезируется ли подобное:

В квартусе в Analysis & Syntesis settings, кнопка "More settings", в списке есть опция "Ignore verilog initial constructs".
По умолчанию off.

Instructs Analysis & Synthesis to ignore initial constructs and variable declaration assignments in your Verilog HDL design files. By default, Analysis & Synthesis derives power-up conditions for your design by elaborating these constructs.

[EvgenyNik]

У MAX 10 есть на борту PLL. У него есть выход Locked. Даже если Вам "услуги" PLL не нужны, то можно завести клок на него только ради этого сигнала, чтобы обеспечить начальный сброс регистров в исходное положение стандартными средствами (подобие ресета).
Не факт, что в дальнейшей поддержке не придётся в угоду фиттеру играться с настройками компилятора. Обнаружите, к примеру, что с галочкой Ignore initial проект весит меньше, обрадуетесь. И только когда-нибудь где-нибудь вылезет некорретная работа.

[Leka]

У меня так: *.qsf считается исходником, в который Квартусу вписывать что-либо свое запрещено (как, например, в *.v).
Поэтому простановка галочек действует только в текущем сеансе GUI (обычно Квартус вызывается в консольном режиме, в нем *.qsf не "портится").

[sonycman]

Leka
alevnew
Ясно, буду знать, спасибо!

У MAX 10 есть на борту PLL. У него есть выход Locked. Даже если Вам "услуги" PLL не нужны, то можно завести клок на него только ради этого сигнала, чтобы обеспечить начальный сброс регистров в исходное положение стандартными средствами (подобие ресета).

В смысле - у MAX10 разве нет внутреннего сигнала глобального сброса после подачи питания, подобия GSR в MachXO?
Такая фишка, казалось бы, должна быть у всех кристаллов...

[Golikov A.]

иногда хорошо иметь сброс когда клок уже стабильный

[sonycman]

Играюсь с платкой Bemicro MAX10.
Там установлена 10M08DAF484C8GES.

Питание портов выставил как 3.3в, со стабилизатора поступает 3.27в.

Выводы, не задействованные в прошивке, установлены как входа с weak pull-up.

Меряю на них уровень вольтметром - около 3.1 вольт.
Дотрагиваешься пальцем - проседает ещё на 50 милливольт...
Почему такое проседание?

По даташиту сопротивление пуллапов должно быть в диапазоне от 7 до 34 кОм.
Но по факту такое ощущение, что оно на порядок больше.

[Stewart Little]

Почему такое проседание?

AN 447: Interfacing Altera Devices with 3.3/3.0/2.5 V LVTTL/LVCMOS I/O Systems

[sonycman]

И?
Не увидел в этом документе объяснения...

Понял только, что Альтера сильно заморачивается с овершотами и у MAX10 дохлые драйверы на 3.3 вольта.
Так ещё и пуллапы такие же, видимо...

[Corner]

А мне после MAX II очень даже понравилось. И PLL уже внутри.
Жаль только что TQFP всего один на 144 ноги (

Драйверы дохлые почти у всех в cmos режиме. Ведь надо обеспечивать ток при просадке в сотни миллиВольт. ТТЛ допускает почти Вольт просадку, поэтому там ток указан больше. Реально, на КЗ ток достигает десятков миллиАмпер.
Подтяжка у мах10 около 100 к. В чем смысл не спрашивайте, но биполярник такой подтяжкой не прокачивается.

[alexunder]

Добрый день.

Вот и я вступаю в ряды пользователей MAX10, купил самую простую платку от Альтеры MAX 10 FPGA 10M08 Evaluation Kit. Правильно ли я понимаю, что для работы с MAX10 нужен Квартус не ниже 14 Update2?
Зарегистрировался на сайте Альтеры, но почему-то письмо для подтверждения уже несколько часов не приходит на мой gmail адрес (впервые с этим сталкиваюсь), неужели они вручную каждый рег проверяют, а потом высылают письмо?

[sonycman]

Драйверы дохлые почти у всех в cmos режиме. Ведь надо обеспечивать ток при просадке в сотни миллиВольт. ТТЛ допускает почти Вольт просадку, поэтому там ток указан больше. Реально, на КЗ ток достигает десятков миллиАмпер.

Заметьте, что уже начиная с 3.0 вольт и ниже драйвера там преображаются и токи до 16 ма для них уже не проблема, TTL это или CMOS.

Подтяжка у мах10 около 100 к. В чем смысл не спрашивайте, но биполярник такой подтяжкой не прокачивается.

А пишут, что типичное значение - 25 кОм.
Тоже показалось, что сильно больше.

alexunder
Приветствую.

А что последний квартус ставить не хотите?

По поводу регистрации - у меня без задержек всё было.
Но сайт с документацией у Альтеры всё же какой-то багнутый - браузеры виснут частенько при попытке редиректа на их доки из квартуса...

[sonycman]

Продолжаю копаться с Max10 и Nios.

Заглянул в первый раз SignalTap'ом на шину AvalonMM, и с удивлением обнаружил, что обращение к On-Chip памяти (без кешей) занимает 5 тактов.
То есть довольно медленно, а я почему то думал, что он-чип автоматически подразумевает однотактовый доступ... sad.gif

Включил кеш инструкций - стало лучше. Может быть, тогда проще выделить для кода tight-coupled memory?

Ещё показалось, что обращение к Avalon Memory-Mapped Slave в режиме чтения (чтение процессором периферийного слейва) идёт тоже довольно долго - около тех же 5-ти циклов.
Это при том, что у слейва read latency установлена в ноль в настройках QSys, и линия waitrequest не активируется.
Запись при этом идёт гораздо быстрее.

Интересно, а кто нибудь пробовал исполнять код прямо с флеши Max10?
Если включить флэш акселератор или кэш - то со скоростью выборки будет всё нормально?

[des00]

Ещё показалось, что обращение к Avalon Memory-Mapped Slave в режиме чтения (чтение процессором периферийного слейва) идёт тоже довольно долго - около тех же 5-ти циклов.
Это при том, что у слейва read latency установлена в ноль в настройках QSys, и линия waitrequest не активируется.
Запись при этом идёт гораздо быстрее.

Это же очевидно

[sonycman]

Это же очевидно

При том, что чтение на слейве идёт за два такта - первый такт выставление READ, второй - непосредственно чтение готовых данных:


А остальные три такта для чего?

[des00]

При том, что чтение на слейве идёт за два такта - первый такт выставление READ, второй - непосредственно чтение готовых данных:


А остальные три такта для чего?

Вангую :
Арбитраж шины - 1 такт
Мультиплексор чтения - 1 такт
Остановка конвейера NIOS - 1 такт.

Хотя по идее остановка конвейера может и 2 такта занять.

[sonycman]

Вангую :
Арбитраж шины - 1 такт
Мультиплексор чтения - 1 такт
Остановка конвейера NIOS - 1 такт.

Хотя по идее остановка конвейера может и 2 такта занять.

Понятно

Картина грустноватая.

А запись идёт за два такта.

[alexunder]

alexunder
Приветствую.

Спасибо.
Регистрация прошла через день. Забрал Квартус 15 из закромов, купил шнурок altera usb blaster за 15 евро - судя по всему, копия оригинального, но пока еще не потестил.

[sonycman]

Есть небольшой модуль на верилоге с массивом из 48 байт двух портовой памяти.
В MAX10 этот модуль занимает 600 LE, а в Lattice Machxo2 около 200.

Это такая разница из-за разной архитектуры ПЛИС?
Потому, что в Максе память набирается на логике?