Низкая частота работы, Делитель частоты Опции

[likeasm]

Имеется PLL с которой выходит 48МГц на схему, требуется получить частоту 1,2-9,6 КГц. Я делаю ее через счетчик, который дергает триггер. Но вот погрешность получается 0,01%. Канал передачи синхронный, хотелось бы получиться значение получше чем 0,01%.

[iosifk]

Имеется PLL с которой выходит 48МГц на схему, требуется получить частоту 1,2-9,6 КГц. Я делаю ее через счетчик, который дергает триггер. Но вот погрешность получается 0,01%. Канал передачи синхронный, хотелось бы получиться значение получше чем 0,01%.

Что на выходе счетчика? Пересчитанная частота? Или сигнал разрешения для триггера? Если первое - то плохо...

[likeasm]

Прошу прощения, сразу надо было сказать, что речь идет о verilog и Spartan6, конструкция такая для 9,6КГц такая
always @(posedge 48M)
begin
if(counter==5000)
begin
counter<=0;
trig<=~trig;
end
end

[bogaev_roman]

Прошу прощения, сразу надо было сказать, что речь идет о verilog и Spartan6, конструкция такая для 9,6КГц такая
always @(posedge 48M)
begin
if(counter==5000)
begin
counter<=0;
trig<=~trig;
end
end

У Вас счетчик считает от нуля до 5000, а должен по логике считать до 4999, отсюда и погрешность. Только так лучше не делать - формируйте чип енайбл и работайте на исходной частоте, как советовал iosifk

[likeasm]

Можно пример или ссылку если не сложно

[iosifk]

Что на выходе счетчика? Пересчитанная частота? Или сигнал разрешения для триггера? Если первое - то плохо...

Да, еще питание PLL должно быть на соотв.уровне. Если найдете файл описания, где будет сказано о влиянии питания на джиттер, то можно будет знать точно. А если нет, то "вручную" придется разбираться... Да еще и дорожки наверняка защищать от пролезания помех.
А примеры - у меня на сайте есть "Краткий Курс"... Остальное могу по скайпу... Писать буквами - долго...

[vadimp61]

Поделите по модулю на 2500 и потом еще T триггером на 2

[iosifk]

Поделите по модулю на 2500 и потом еще T триггером на 2

А можно еще и "модулю на 1250 и потом еще T триггером на 4"
А можно еще и "модулю на 5000 и потом еще результат на PLL умножить на 2"
Вот только на результат в лучшую сторону это никак не повлияет...

[vadimp61]

А можно еще и "модулю на 1250 и потом еще T триггером на 4"
А можно еще и "модулю на 5000 и потом еще результат на PLL умножить на 2"
Вот только на результат в лучшую сторону это никак не повлияет...

Можно и так)
Похоже ТС делает синхронный RS-232 о существовании которого Вы даже не подозревали
Уж с точностью лучшей чем 0,01% можно поделить и моим способом.
Мы просто не представляем всей схемы ТС, как у него идет прием данных от его передатчика и как они синхронизированы.

[likeasm]

Можно и так)
Похоже ТС делает синхронный RS-232 о существовании которого Вы даже не подозревали
Уж с точностью лучшей чем 0,01% можно поделить и моим способом.
Мы просто не представляем всей схемы ТС, как у него идет прием данных от его передатчика и как они синхронизированы.

цель не синхронный rs-232, а старенький синхронный С1-ФЛ(И) канал с биимпульсным кодированием. Точность нужна для того, что приемник и передатчик не рассинхронизировались несколько минут в случае длительных помех. Спасибо за ответы товарищи, толкнули в нужную сторону!!!!

Сообщение отредактировал likeasm - Jul 30 2014, 19:01

[vadimp61]

цель не синхронный rs-232, а старенький синхронный С1-ФЛ(И) канал с биимпульсным кодированием. Точность нужна для того, что приемник и передатчик не рассинхронизировались несколько минут в случае длительных помех. Спасибо за ответы товарищи, толкнули в нужную сторону!!!!

Ясно, делали, работало.
Но там без ФАПЧ никак, ведь тактовую надо "доставать" из данных, ведь у этого интерфейса нет отдельной линии тактирования.
Источником и приемником данных от С1-ФЛ у нас была синхронная PCM шина со скоростью 2048 кбит, из нее брался 1 тайм слот 64кбит/c и переносился на скорости 1,2 - 9,6 причем скорость определялась автоматически.
Каким устройством (тестером) планируете отлаживать ваше изделие?
ЗЫ
Я подозреваю что за этот интерфейс тоже некоторые форумчане не знают)

[iosifk]

ЗЫ
Я подозреваю что за этот интерфейс тоже некоторые форумчане не знают)

Есть и другие связисты на форуме, кроме Вас. И многие из них имели дело и PCM. Хотя, конечно, не все они работали с некоторыми архаичными интерфейсами...
Но не делает Вам чести хвастаться собственными знаниями и любоваться собственной персоной...

PS
А что касается лично меня, то за 7 лет работы в ЛОНИИС со многими древними интерфейсами не сталкивался. Все больше делал приборы контроля цифровых станций и интернет-телефонии. А потому я действительно, еще много чего в компьютерной археологии я не знаю. И еще не знаю, например 100G Ethernet. Но надеюсь в ближайшем будущем его потрогать живьем...

[likeasm]

Каким устройством (тестером) планируете отлаживать ваше изделие?

плату сделали Spartan6 + обвязка ФЛ канала + RS-232.

[vadimp61]

плату сделали Spartan6 + обвязка ФЛ канала + RS-232.

То есть по RS232 проверять то что передается между платами по интерфейсу C1-ФЛ?
Готового изделия которое бы работало с вашей разработкой С1-ФЛ нет? Все секретное?
Мы найти не смогли, использовали модем К1-Б
http://www.zelax.ru/products/converters/co...uct:description
похоже то что вы сделали на Spartan6

[likeasm]

То есть по RS232 проверять то что передается между платами по интерфейсу C1-ФЛ?

ага отладка, терминал

Готового изделия которое бы работало с вашей разработкой С1-ФЛ нет? Все секретное?

видел этот конвертер, в моем случае он не подошел. Задача врезаться в С1-ФЛ канал готового изделия для дополнительного помехоустойчивого кодирования.

[vadimp61]

ага отладка, терминал

видел этот конвертер, в моем случае он не подошел. Задача врезаться в С1-ФЛ канал готового изделия для дополнительного помехоустойчивого кодирования.

Ну вот, оказывается тут главнее не как поделить частоту, а как ее выделить из потока данных, захватить ,удерживать и быстро выходить на режим захвата при отсутствии данных на входе.
у нас была опора 20.480 Мгц и хватало
ресурсы в матрице примерно такие Цыклон 1
+------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary ;
+---------------------------------------------+--------------------------------------------+
; Resource ; Usage ;
+---------------------------------------------+--------------------------------------------+
; Total logic elements ; 641 / 2,910 ( 22 % ) ;
; -- Combinational with no register ; 218 ;
; -- Register only ; 111 ;
; -- Combinational with a register ; 312 ;
; ; ;
; Logic element usage by number of LUT inputs ; ;
; -- 4 input functions ; 125 ;
; -- 3 input functions ; 249 ;
; -- 2 input functions ; 120 ;
; -- 1 input functions ; 65 ;
; -- 0 input functions ; 82 ;
; ; ;
; Logic elements by mode ; ;
; -- normal mode ; 355 ;
; -- arithmetic mode ; 286 ;
; -- qfbk mode ; 30 ;
; -- register cascade mode ; 0 ;
; -- synchronous clear/load mode ; 158 ;
; -- asynchronous clear/load mode ; 13 ;
; ; ;
; Total LABs ; 117 / 291 ( 40 % ) ;
; Logic elements in carry chains ; 320 ;
; User inserted logic elements ; 0 ;
; Virtual pins ; 0 ;
; I/O pins ; 15 / 104 ( 14 % ) ;
; -- Clock pins ; 2 / 2 ( 100 % ) ;
; Global signals ; 8 ;
; M4Ks ; 4 / 13 ( 31 % ) ;
; Total memory bits ; 1,072 / 59,904 ( 2 % ) ;
; Total RAM block bits ; 18,432 / 59,904 ( 31 % ) ;
; PLLs ; 0 / 1 ( 0 % ) ;
; Global clocks ; 8 / 8 ( 100 % ) ;
; Maximum fan-out node ; NCO:inst2|result[35] ;
; Maximum fan-out ; 114 ;
; Highest non-global fan-out signal ; average_to_coeff_36:inst5|Coeff_MAX[35]~44 ;
; Highest non-global fan-out ; 37 ;
; Total fan-out ; 2380 ;
; Average fan-out ; 3.60 ;
+---------------------------------------------+--------------------------------------------+