DDR2 Cyclone V UniPHY Опции

[Full41]

Здравствуйте Коллеги.
Разработал плату с ПЛИС Cyclone V и двумя микросхемами памяти типа DDR2. До этого с DDR2 работал только на отладочной плате, там все было хорошо.
Создал проект в Quartus 14.1 update 1, все хорошо, времянка тоже прошла хорошо. Настроил память и попытался запустить. Запустить сразу не получилось, отказывалось запускаться доступ к памяти, начал разбираться увидел что калибровка контроллера UniPHY не всегда проходит (иногда все таки она проходит, но как то по разному). При прохождении калибровки память запускается, я даже проводил тест памяти, но там периодично в разных местах (на 100 адресов 2-3 ошибки) возникает ошибка, притом на чтение. Возник вопрос в каком направлении думать?

У меня были предположение в неправильности настройки контроллера UniPHY в области


Нашел документы как натравливать http://www.altera.com/technology/memory/es...board-skew.html (может кому будет полезно) в котором вводишь исходные данные он рассчитывает нужные параметры.
С помощью hyperlynx, выяснил параметры и рассчитал все (возможно не правильно взял исходные данные), но это не помогло. Все как не работало так и не работает.
Пробовал настроить Channel Signal Integrity, нашел даже описание как рассчитать http://www.alterawiki.com/wiki/Measuring_C...ignal_Integrity (может кому будет полезно), но не понял как все таки рассчитать.
Может кто делал такие или сталкиваться, расскажите.