При появлении на выводе CHG_IN напряжения, которое на 0,2 В (VOK_CHG) больше, чем на выводе VBATT, и при условии, что на выводе VBATT больше 3,0 В (VUVLO-R) и меньше 4,2 В (VTERM), микросхема отрабатывает алгоритм, изображённый на Рис.3, после чего между выводами CHG_IN и VBATT начинает протекать ток максимум 100 мА вплоть до достижения на выводе VBATT напряжения 4,2 В (VTERM), после чего ожидается, пока этот ток понизится до 10 мА (IEOC), после чего он становится равным нулю, пока напряжение на выводе VBATT не понизится до 3,97 В (VRESTART), после чего этот ток снова 100 мА, и т.д.
Если выводы VIN1 и VIN2 подключены к выводу VBATT, напряжение на выводе VBATT какими-либо схемотехническими решениями удерживается в вышеуказанном диапазоне и к нему не подключено каких-либо других источников энергии, то эти 100 мА являются единственными и они делятся между тремя выходами LDO1, LDO2 и LDO3.
|