Минимальная ширина негативного слоя, Как честь технологические возможности? Опции

[Alechek]

Не первый раз сталкиваюсь с тем, что после расстановки переходных отверствий, на негативном слое получается каша из тонких проводников и обрывков меди, никак не согласующаяся с возможностями производства. Не знаю, как они там на производстве поступают, но мне неприятно, что DRC пройдет, даже если на негативном слое случайно получится проводник шириной, к примеру, 0.01мм.
Есть ли какие средтсва для негативных слоев, типа как для полигонов "Remove Necks When Copper Width Less Than..."?

Эскизы прикрепленных изображений

 

[Hypericum]

Есть ли какие средтсва для негативных слоев...?

В PCB-редакторе Altium Designer есть команда Tools -> Design Rule Check. Но в ней нет такой проверки. Или Altium возьмет правило из Design -> Rules?
Это таки мы не знаем, или в софте нет?

В CAM-редакторе Altium Designer есть команда Analysis -> PCB Design Check/Fix… В ней есть такая проверка.
В CAM350 есть команда Analysis -> DRC. В ней есть такая проверка.

От себя могу порекомендовать заливку полигона – hatched, проводник / шаг 0,3 / 0,3. Хотя бы временно, для себя любимого. Чтобы проверить, если нет проводника, значит зазор меньше 0,3 мм (0,3 мм для примера).
Но это полигон, а что делать с negative plane?

Эскизы прикрепленных изображений