Таймер для генерации импульсов Опции

[lomy]

Здравствуйте, уважаемые коллеги.
Прошу помочь с решением задачи. Сразу оговорюсь, что я инженер-схематехник, и практического опыта программирования микроконтроллеров у меня нет. Задача такая, используя микроконтроллер STM32L476RG (можно другой серии, главное STM32) нужно генерировать сигнал на двух портах микроконтроллера как на прикрепленном изображении. Сигналы должны быть обязательно синхронизированы.

На данный момент я уже попытался по-разному решить эту задачу несколькими способами, в каждом из которых столкнулся с проблемами, опишу их:
Способ 1: активировал два таймера (ведущий и ведомый), один отсчитывает длинные периоды по 15 мс и тактирует второй, который в режиме one pulse генерирует прямой и комплементарный сигнал, проблема состоит в том, что в инверсном канале, когда таймер 2 «бездействует» устанавливается 1 (это правильно по логике работы инверсного канала, но не удовлетворяет решению)

Способ 2: активировал два таймера, один отсчитывает длинные периоды по 15 мс второй считает короткие полупериоды 0,5 мкс порты переключаю вручную в обработчике прерываний, получается, довольно криво. Синхронизировать два канала не удается (сгенерированные импульсы смещены друг относительно друга)
Способ 3: активировал 3 таймера один отсчитывает длинные периоды по 15 мс и тактирует второй, который генерирует два импульса и тактирует третий таймер, который генерирует одиночный импульс, проблема в том, что все это почему-то работает только с тактовой частотой контроллера 80 МГц, стоит только начать настраивать частоты тактирования контроллера или самих таймеров как все разваливается.
Если у кого то есть идеи или готовое решение, пожалуйста, ответьте.

[A.Lex]

Посмотрите в Application note, например en.DM00236305.pdf

Прикрепленные файлы

 en.DM00236305.pdf ( 1.95 мегабайт ) Кол-во скачиваний: 104

 

[lomy]

Спасибо за ответ.
Я активно использовал этот Application note, и научился его помощью генерировать пачки импульсов. Но я не смог решить своей задачи. Если у Вас будет время взгляните, пожалуйста, на диаграмму стр. 68. Там видно, что в инверсном канале остается «лишний импульс». Возможно ли сделать то, что там называется “Commutation update to inactive mode” на один импульс раньше?

[jcxz]

Сразу оговорюсь, что я инженер-схематехник, и практического опыта программирования микроконтроллеров у меня нет. Задача такая, используя микроконтроллер STM32L476RG (можно другой серии, главное STM32)

А чем вызваны такие ограничения? По религиозным соображениям? Или у вас нет программистов, а есть только кубо-кодеры?

Способ 1: активировал два таймера (ведущий и ведомый), один отсчитывает длинные периоды по 15 мс и тактирует второй, который в режиме one pulse генерирует прямой и
...
Способ 2: активировал два таймера, один отсчитывает длинные периоды по 15 мс второй считает короткие полупериоды 0,5 мкс порты переключаю вручную в обработчике прерываний,
...
Способ 3: активировал 3 таймера один отсчитывает длинные периоды по 15 мс и тактирует второй, который генерирует два импульса и тактирует третий таймер, который генерирует

Вообще это элементарно решается на любом МК LPC имеющем интерфейс SGPIO - он как раз и предназначен для генерации таких пачек последовательных импульсов синхронно по нескольким ногам.
Я его как раз и использовал для генерации очень похожих пачек из фиксированного числа импульсов и по разным ногам для управления пьезоизлучателем. Только у меня было 3 импульса с периодом 200нс.

Ну а если на любом другом МК (в том числе и на STM32), то можно использовать dual-SPI например.

Также это легко реализуется на семействе МК Infineon XMC4xxx - там есть богатые возможности по синхронной работе нескольких таймеров.

[lomy]

Да, к сожалению, свободных программистов для этого проекта нет, поэтому приходится делать самому.
Если есть возможность дайте ссылки на инфу как можно использовать dual-SPI для решения задачи.

[jcxz]

Если есть возможность дайте ссылки на инфу как можно использовать dual-SPI для решения задачи.

Так это вроде самоочевидно. Почитайте как работает dual-SPI.
Там в режиме OUT вместо одного пина MOSI на вывод работают 2 пина: чётные биты слова - через один пин, нечётные - через другой. Вот и всё.
Подключаете верхнюю линию осциллограммы к DATA0, нижнюю - к DATA1, настраиваете порт на SCLK==1МГц, вывод, выводите байт == 0x19 и получаете на пинах первую группу импульсов со своей осциллограммы.
Главное чтоб Ваш МК умел dual-SPI. Или quad-SPI.

[lomy]

Хорошо, буду читать. Но разве там линии не полностью инверсны друг другу? Мне нужно что бы когда нет импульсов обе линии были в нуле.

[jcxz]

Хорошо, буду читать. Но разве там линии не полностью инверсны друг другу? Мне нужно что бы когда нет импульсов обе линии были в нуле.

dual-SPI - это SPI выводящий два бита за такт SCLK. Соответственно - на эти две линии можно выставлять данные совершенно независимо, но полностью синхронно.
Читайте мануал! Хотя бы гугл используйте: https://www.totalphase.com/support/articles...Serial-Software

[e-serg]

Вариант, проверен на stm32f107 такт таймера 1мкс.
у таймера используются два канала сравнения, два канала DMA, две таблицы в памяти.
по сравнению одного канала таймера, DMA транзакция из таблицы в GPIOx->BSRR устанавливаю или сбрасываю нужные пины выбранного порта.
по сравнению другого канала, DMA burst из второй таблицы выбирается следующие два значения для каналов сравнения таймера.
каналы срабатывают одновременно.

[lomy]

Спасибо, jcxz и e-serg, я постараюсь разобраться в предложенных вариантах.

[jcxz]

Вариант, проверен на stm32f107 такт таймера 1мкс.
у таймера используются два канала сравнения, два канала DMA, две таблицы в памяти.

Сто раз уже эту байду обсуждали...
Никакой жёсткой синхронности такой метод не даёт, только с точностью +-трамвайная остановка и в тепличных условиях (когда CPU остановлен/спит, никакие другие bus-master-ы в системе не работают).
Достаточно хоть немного подумать головой что будет если в момент когда DMA нужно что-то переслать в GPIO-порт, шина окажется занятой (хоть всего на пару тактов). Будет постоянный джиттер фронтов сигналов, зависящий от приоритета DMA-каналов, работы других bus-master-ов в системе, кода выполняемого CPU, пятен на солнце...

[lomy]

Если синхронности не дает, то не буду тратить на это время.

К тому моменту как я обратился на форум, я перерыл много информации в интернете. У меня сложилось такое ощущение, что это задача имеет решение с помощью двух таймеров (один ведомый другой ведущий) и периферии которой они могут управлять напрямую. Наверное я заблуждался.

[jcxz]

К тому моменту как я обратился на форум, я перерыл много информации в интернете. У меня сложилось такое ощущение, что это задача имеет решение с помощью двух таймеров (один ведомый другой ведущий) и периферии которой они могут управлять напрямую. Наверное я заблуждался.

Так возможно тоже можно, я просто не использовал работу связок таймеров в STM32 и не знаю возможно ли это. Но в других МК это возможно.
Если нужны жёстко детерминированные временные зависимости неких сигналов генерируемых МК, то эти сигналы не должны зависеть от неизвестных временнЫх величин, коими являются транзакции по внутренним шинам МК. А значит это можно сделать и на связках таймеров если они связаны своими внутренними сигналами синхронизации без привязки к CPU или DMA.
Как только изменение некоего сигнала становится зависимым от пересылки по матрице шин (с помощью CPU или DMA), так сразу возникает неопределённость во времени перепада этого сигнала так как пересылка по шине не выполняется мгновенно или даже просто фиксированное время - это величина переменная, зависящая от загрузки шины. Так как шина - общая.
Но проще, имхо, будет сделать на dual-SPI - и периферии меньше задействовано.

[lomy]

Спасибо за разъяснение. Я уже начал читать про dual-SPI.
Однако если кто-то реализовал нечто подобное на связках таймеров в STM32, поделитесь своим опытом, пожалуйста.

[SSerge]

Достаточно хоть немного подумать головой что будет если в момент когда DMA нужно что-то переслать в GPIO-порт, шина окажется занятой (хоть всего на пару тактов). Будет постоянный джиттер фронтов сигналов, зависящий от приоритета DMA-каналов, работы других bus-master-ов в системе, кода выполняемого CPU, пятен на солнце...

Так передавать по DMA надо не в порты GPIO, а перепрограммировать режим таймера. У таймера все необходимые регистры буферизованы и могут обновляться разом, будет вам синхронизация.

[e-serg]

Сто раз уже эту байду обсуждали...
Никакой жёсткой синхронности такой метод не даёт, только с точностью +-трамвайная остановка и в тепличных условиях (когда CPU остановлен/спит, никакие другие bus-master-ы в системе не работают).
Достаточно хоть немного подумать головой что будет если в момент когда DMA нужно что-то переслать в GPIO-порт, шина окажется занятой (хоть всего на пару тактов). Будет постоянный джиттер фронтов сигналов, зависящий от приоритета DMA-каналов, работы других bus-master-ов в системе, кода выполняемого CPU, пятен на солнце...

Ну ну, там вполне измеряемый и вычисляемый джиттер, трамвайная остановка, это в прерывании ноги переключать.
Пятна на солнце призывать не надо, в системе не всегда один голый микроконтроллер.

[HHIMERA]

А не надо ничего мудрить... и все получится...
Запустить два таймера синхронно... Первый формирует двойной импульс... второй - одиночный...
Началом отсчёта обоих таймеров принять спад второго импульса верхней эпюры...

[lomy]

Задача решена на связке нескольких таймеров. За основу взяты три таймера TIM3, TIM2 и TIM1.
TIM3 отсчитывает длинные периоды по 15 мс по окончании счета тактирует TIM2 и TIM1 по ITR2.
TIM2 настроен как Slave, своим первым каналом он управляет портом МК в режиме PWM Generation. Обязательно включить One Pulse Mode.
TIM1 тоже настроен как Slave, и своим первым каналом он управляет портом МК в режиме PWM Generation. Обязательно включить One Pulse Mode и задать счет повторений Repetition Counter ( по моему эта функция есть только у Advanced-control timers).
Собственно все работает самостоятельно, без каких либо пользовательских прерываний. Поэтому синхронизация импульсов получается идеальная (видно на осциллограмме). Частоту можно задавать изменением тактирования частоты таймеров или изменением длительностей импульсов PWM.
Спасибо всем кто откликнулся на обсуждение. Если будут вопросы с удовольствием отвечу.

[jcxz]

Задача решена на связке нескольких таймеров. За основу взяты три таймера TIM3, TIM2 и TIM1.

А почему так громоздко? На dual-SPI не получилось?

[Obam]

dual-SPI будет задействован по прямому назначению

[Timmy]

Если не нужен дедтайм между каналами, то можно решить задачу на одном таймере и DMA. Первый сигнал представляется в виде двух последовательных широтно модулированных импульсов с различным периодом и скважностью. Второй сигнал аналогично, но в противоположной полярности, и с нулевой скважностью в одном такте из двух. Соотвественно настраиваем ШИМ режимы, и загрузку теневых ARR, CCR1, CCR2 через DMA burst при переполнении счётчика. DMA в кольцевом режиме на 6 слов по 16 бит.

[lomy]

А почему так громоздко? На dual-SPI не получилось?

Просто с таймерами я уже некоторое время провозился и более менее разобрался как их настраивать. А с dual-SPI мне нужно еще нужно разобраться, но я попробую. Если все получится то отпишусь в этой теме.

[lomy]

Если не нужен дедтайм между каналами, то можно решить задачу на одном таймере и DMA. Первый сигнал представляется в виде двух последовательных широтно модулированных импульсов с различным периодом и скважностью. Второй сигнал аналогично, но в противоположной полярности, и с нулевой скважностью в одном такте из двух. Соотвественно настраиваем ШИМ режимы, и загрузку теневых ARR, CCR1, CCR2 через DMA burst при переполнении счётчика. DMA в кольцевом режиме на 6 слов по 16 бит.

Да нечто подобное подробно описано в Application note, который выложил A.Lex на первой страницы этого обсуждения глава называется: Arbitrary waveform generation using timer DMA-burst feature (стр. 45). Я не смог реализовать такую штуку для двух каналов одного таймера, но это скорее от недостатка опыта, думаю Ваша идея пригодится кому-то более опытному.

[ViKo]

Один таймер с двумя каналами и один элемент "исключающее или" в малом корпусе.

[lomy]

Один таймер с двумя каналами и один элемент "исключающее или" в малом корпусе.

В предыдущем варианте устройства, было сделано на логике, сейчас была поставлена задача, все оптимизировать, если что-то может делать контроллер то логику исключить.