Только что в какой-то мере победил задачу управления задержкой поступающего на вход сигнала перед десериализатором на Spartan 7. Настраивается по идиотски, еще предстоит добить.
Аналогичная задача стоит на Cyclone 10 LP. Есть опасения, что это управляется не для всех входов (что-то про клоковые входы пишут, что лишь на них). В документации пишут, что:
Цитата
You can activate the programmable IOE delays to ensure zero hold times, minimize
setup times, increase clock-to-output times, or delay the clock input signal. This
feature helps read and write timing margins because it minimizes the uncertainties
between signals in the bus.
Each pin can have a different delay value to ensure signals within a bus have the same
delay going into or out of the device.
Далее:
Цитата
Related Information
• Timing Closure and Optimization chapter, Volume 2: Design Implementation and
Optimization, Intel Quartus Prime Handbook
Provides more information about the input and output pin delay settings.
Скачиваем qts-qps-5v2.pdf "Intel® Quartus® Prime Standard Edition Handbook Volume 2 Design Implementation and Optimization Updated for Intel® Quartus® Prime Design Suite: 17.1".
И... Там нет ничего про то, как управлять задержками...
Может я не туда смотрю? Ищу по слову delay. Может оно не так называется? В IP каталоге в Quartus Prime тоже варианты перебирал, не нашел через что подобная задержка управляется.
P.S.
У хилых там на самом видном месте в SelectIO Wizard целая вкладка для настройки задержек.
IOE Delay для Cyclone 10 LP, как задействовать управление задержкой
Aug 21 2018, 12:41
