Post-Place & Route симуляция (Xilinx + modelsim + FPGA), на сколько адекватна реалиям? Опции

[DarkAngel]

Вопрос в следующем:

1. Какова вероятность того, что конечное устройство не будет работать, если PP&R симуляция загнулась(то есть по ее результатам устройство работать не должно).
2. Какова вероятность того, что устройство будет работать если PP&R симуляция прошла на ура.

Сразу поясню, что в данном случае подррузамевается, что предыдущие этапы симуляции (behavioral, post-translate и т.д. )тоже прошли на отлично.

Понятно, что лучше всего добиваться, чтобы и c PP&R симуляцией проблем у устройства небыло.
Но вопрос в том, а всегда ли это необходимо?
Например есть устройство, один блок которого ну никак PP&R симуляцию не проходит (из-за высокой частоты, делаем частоту чуть меньше -- и все ОК), но при этим после программирования FPGA -- все ОК.

В общем хотелось бы расставить приоритеты в этом вопросе.

[Gate]

1. 0-100% в зависимости от соотношения требуемой и полученной частоты. Например, если P&R говорит, что частота 100 Мгц, то на 110 может заработать, а на 1 ГГц не заработает точно
2. -> 100%
3. Если тайминги не проходят, устройство может работать. Но не обязано. При изменении температуры и серийности изделия Вы получите лотерею.
Обсуждать этот вопрос я считаю бессмысленным, т.к. это как оправдание непрофессионализму.

Сообщение отредактировал Gate - Aug 9 2006, 18:31

[vladz]

P&R делает то, что указано в констрейнах. Если какие-то пути не покрываются ни одним из констреинов, то P&R может развести эту связь как ему угодно. А потом она вылезает в P&R симуляции, и это еще хорошо, что не в готовом изделии.