На какой частоте работает процессор во время отладки? (среда IAR, эмулятор SAM-ICE) Опции

[SSSK]

Помогите плиз. Вопрос больше теоретический. Перерыл всю документацию, но однозначного ответа так и не нашел.
Интересует с какой частотой работает RM9200 между двумя бреакпоинтами

Ex:
//PCK = 180 Мhz
//Код не оптимизирован, но в отладчике видно, что 1-ин цикл занимает 6-ть команд.

int a = 0; // Ставим 1-ый бреакпоинт

for (int i = 0; i < 0xaba9500; i++)
a++;
a = 10; // Здесь ставим 2-ой бреакпоинт

После старта с первого бреакпоинта останавливаю исполнение через 10-ть секунд:
Считываю параметр: a = 13 861 860
Т.е., даже если принять, что процессор делает одну итерацию за 10 тактов, то получается частота 13.8Мhz.

[zltigo]

Интересует с какой частотой работает RM9200 между двумя бреакпоинтами

На своей родной -другой у него нет . Разбирайтесь со своей "методикой".....

[aaarrr]

Т.е., даже если принять, что процессор делает одну итерацию за 10 тактов, то получается частота 13.8Мhz.

А код откуда исполняется? Не из SDRAM с отключенным кэшем, случайно?

[aaarrr]

На своей родной -другой у него нет . Разбирайтесь со своей "методикой".....

Не совсем так: 920T стартует в режиме FastBus, и работает на частоте BCLK, а FCLK игнорируется.

[SSSK]

[/quote]
А код откуда исполняется? Не из SDRAM с отключенным кэшем, случайно?
[/quote]

Да, загружаю через SAM-ICE в SDRAM, насчет кэша не знаю (напишите где отключается - посмотрю )

[aaarrr]

Да, загружаю через SAM-ICE в SDRAM, насчет кэша не знаю (напишите где отключается - посмотрю )

Так он изначально отключен. I-Cache можно включить простой установкой бита I(12) регистра 1 CP15, а для включения D-Cache нужно еще настроить MMU. Вот пример.

[SSSK]

>>Так он изначально отключен.<<

Большое спасибо, сильно помогло делу.

[zltigo]

Не совсем так: 920T стартует в режиме FastBus, и работает на частоте BCLK, а FCLK игнорируется.

Что "не совсем так"? - он работает на своей частоте вне зависимости от наличия брейкпойнтов.
Какую уж там ее выставили и как померяли - отдельный вопрос с которым и надо разбираться, а не валить на брейпойнты.

[aaarrr]

Что "не совсем так"? - он работает на своей частоте вне зависимости от наличия брейкпойнтов.

У 920T две входных частоты: BCLK и FCLK.

[zltigo]

У 920T две входных частоты: BCLK и FCLK.

Хоть двадцать - от наличия установленного брейкпойта или двух брейкпойнтов ни на источник частоты для GCLK, ни саму частоту не влияет. О том, что проблема не в этом и написал.
Вашу ремарку "не совсем так" не оценил.

[aaarrr]

Хоть двадцать - от наличия установленного брейкпойта или двух брейкпойнтов ни на источник частоты, ни саму частоту не влияет. О том, что проблема не в этом и написал.
Вашу ремарку "не совсем так" не оценил.

Моя ремарка лишь указывала на то, что условие PCK = 180 Мhz в данной ситуации смысла не имеет, а понятие "своя частота" некорректно.

[zltigo]

, а понятие "своя частота" некорректно.

А как еще охарактеризовать тактовую частоту ядра которая формируется в потрохах контроллера и не зависит от JTAG? Работает контроллер на своей частоте ядра и работает и при ее формировании плюет на брейкпойнты - своя она у него .

[aaarrr]

А как еще охарактеризовать тактовую частоту ядра которая формируется в потрохах контроллера и не зависит от JTAG? Работает контроллер на своей частоте ядра и работает и при ее формировании плюет на брейкпойнты - своя она у него .

Ладно, введем новый термин: GCLK = "своя частота" Тогда все встанет на свои места.

[SpiritDance]

Ну вы, блин, даете.